СерДес

Сериализатор /десериализатор ( SerDes ) — это пара функциональных блоков, обычно используемых в высокоскоростной связи для компенсации ограниченного ввода/вывода. Эти блоки преобразуют данные между последовательными данными и параллельными интерфейсами в каждом направлении. Термин «SerDes» в целом относится к интерфейсам, используемым в различных технологиях и приложениях. Основное использование SerDes — обеспечить передачу данных по одной линии или дифференциальной паре , чтобы минимизировать количество контактов ввода-вывода и межсоединений.

Общая функция [ править ]

Базовая функция SerDes состоит из двух функциональных блоков: блока параллельного входа и последовательного выхода (PISO) (также известного как преобразователь параллельного интерфейса в последовательный) и блока последовательного входа и параллельного выхода (SIPO) (также известного как преобразователь последовательного интерфейса в параллельный). Существует 4 различных архитектуры SerDes: (1) SerDes с параллельными тактовыми сигналами, (2) SerDes со встроенными тактовыми сигналами, (3) SerDes 8b/10b, (4) SerDes с чередованием битов.

Блок PISO (параллельный ввод, последовательный вывод) обычно имеет параллельный тактовый вход, набор линий ввода данных и защелки входных данных. Он может использовать внутреннюю или внешнюю систему фазовой автоподстройки частоты (ФАПЧ) для умножения входящей параллельной тактовой частоты до последовательной частоты. Самая простая форма PISO имеет один сдвиговый регистр , который принимает параллельные данные один раз за параллельный такт и сдвигает их с более высокой последовательной тактовой частотой. Реализации также могут использовать регистр с двойной буферизацией , чтобы избежать метастабильности при передаче данных между тактовыми доменами.

Блок SIPO (последовательный ввод, параллельный вывод) обычно имеет выход тактового сигнала приема, набор линий вывода данных и защелки выходных данных. Тактовый сигнал приема мог быть восстановлен из данных с помощью метода последовательного восстановления тактового сигнала . Однако устройства SerDe, которые не передают тактовый сигнал, используют опорный тактовый сигнал для синхронизации ФАПЧ с правильной частотой передачи, избегая низких гармонических частот присутствия в потоке данных . Затем блок SIPO делит входящие тактовые сигналы до параллельной скорости. Реализации обычно имеют два регистра, соединенных как двойной буфер. Один регистр используется для синхронизации последовательного потока, а другой — для хранения данных для более медленной параллельной стороны.

Некоторые типы SerDes включают блоки кодирования/декодирования. Целью этого кодирования/декодирования обычно является установление хотя бы статистических границ скорости переходов сигнала, чтобы облегчить восстановление тактового сигнала в приемнике, обеспечить кадрирование и баланс постоянного тока .

Синхронная синхронизация источника [ править ]

Параллельный тактовый сигнал SerDes обычно используется для сериализации входа параллельной шины вместе с адресом данных и сигналами управления. Сериализованный поток отправляется вместе с эталонными часами. тактового сигнала Допуск на джиттер в сериализаторе составляет 5–10 пс (среднеквадратичное значение). ^{[ нужны разъяснения ]}

Встроенная синхронизация [ править ]

Встроенные часы SerDes сериализуют данные и часы в один поток. Сначала передается один цикл тактового сигнала, а затем поток битов данных; это создает периодический нарастающий фронт в начале потока битов данных. Поскольку тактовый сигнал явно встроен и может быть восстановлен из битового потока, допуск на джиттер тактового сигнала сериализатора (передатчика) снижается до среднеквадратичного значения 80–120 пс, в то время как расхождение эталонного тактового сигнала на десериализаторе может составлять ±50 000 ppm (т. е. 5%). .

Кодирование данных [ править ]

8b/10b SerDes преобразует каждый байт данных в 10-битный код перед сериализацией данных. Десериализатор использует опорный тактовый сигнал для отслеживания восстановленного тактового сигнала из потока битов. Поскольку тактовая информация синтезируется в битовый поток данных, а не внедряется явно, допуск на дрожание тактового сигнала сериализатора (передатчика) составляет 5–10 пс (среднеквадратичное значение), а несоответствие опорного тактового сигнала на десериализаторе составляет ± 100 ppm.

Общая схема кодирования, используемая с SerDes, — это кодирование 8b/10b . Это поддерживает баланс постоянного тока, обеспечивает кадрирование и гарантирует частые переходы, позволяя приемнику извлечь встроенную тактовую частоту. Коды управления позволяют создавать кадры, обычно в начале пакета. Типичные параллельные интерфейсы SerDes 8b/10b имеют одну линию синхронизации, одну линию управления и 8 линий данных.

Такие блоки кодера сериализатор-плюс-8b/10b и блоки десериализатор-плюс-декодер определены в спецификации Gigabit Ethernet .

Другая распространенная схема кодирования, используемая с SerDes, — это кодирование 64b/66b . Эта схема статистически обеспечивает баланс постоянного тока и переходы за счет использования скремблера. Кадрирование осуществляется посредством детерминированных переходов добавленных битов кадрирования.

Такие блоки кодера сериализатор-плюс-64b/66b и блоки десериализатор-плюс-декодер определены в спецификации 10 Gigabit Ethernet . Передающая сторона включает в себя кодер 64b/66b, скремблер и редуктор, который преобразует сигнал 66b в 16-битный интерфейс. Затем другой сериализатор преобразует этот 16-битный интерфейс в полностью последовательный сигнал.

SerDes с чередованием битов [ править ]

SerDes с чередованием битов мультиплексирует несколько более медленных потоков последовательных данных в более быстрые последовательные потоки, а получатель демультиплексирует более быстрые потоки битов обратно в более медленные потоки.

SerDes Стандартизация

Оптический межсетевой форум (OIF) опубликовал соглашения о совместимости (IA) Common Electrical I/O (CEI), которые определили шесть поколений электрического интерфейса SerDes со скоростями 3,125, 6, 10, 28, 56 и 112 Гбит/с. с. OIF анонсировал новые проекты на скорости 224 Гбит/с. OIF также опубликовал три предыдущих поколения электрических интерфейсов. Эти IA были приняты или адаптированы или повлияли на высокоскоростные электрические интерфейсы, определенные стандартами IEEE 802.3 , Infiniband , RapidIO , Fibre Channel и многими другими организациями.

См. также [ править ]

Сдвиговый регистр — используется для создания SerDes.
Подуровень физического кодирования
8b/10b , использующих SerDes в кодировке 8b/10b Список распространенных протоколов
Интерфейс SerDes Framer
Мультигигабитный трансивер

Ссылки [ править ]

Внешние ссылки [ править ]