Автоматизация проектирования шлюзов
 | Эту статью , возможно, придется переписать, Википедии чтобы она соответствовала стандартам качества . ( январь 2022 г. ) |
«Verilog HDL возник в компании Automated Integrated Design Systems (позже переименованной в Gateway Design Automation ) в 1985 году. В то время компания принадлежала доктору Прабху Гоэлу , изобретателю алгоритма генерации тестов PODEM (Path-Oriented Decision Making)». [1] Verilog HDL был разработан Филом Мурби . [2] который позже стал главным дизайнером Verilog-XL и первым корпоративным научным сотрудником Cadence Design Systems . Gateway Design Automation быстро росла благодаря успеху Verilog-XL и, наконец, была приобретена компанией Cadence Design Systems, Сан-Хосе , Калифорния, в 1989 году». [3]
Ссылки [ править ]
- ^ Роль Гоэля в изобретении PODEM кратко описана в книге Альберто Санджованни-Винсентелли. (Ноябрь – декабрь 2003 г.) Волны EDA. IEEE Проектирование и тестирование компьютеров . стр.62. Просмотрено 20 сентября 2006 г. на веб-сайте Калифорнийского университета в Беркли. Архивировано 5 февраля 2012 г. на Wayback Machine .
- ^ Конференция по автоматизации проектирования. (2006). Награды (pdf). Веб-сайт DAC. Архивировано 22 июля 2012 г. на Wayback Machine, с. 2
- ^ Verilog.com просмотрено 20 сентября 2006 г.
 | Эта статья о компании или корпорации, связанной с ИТ или программным обеспечением, незавершена . Вы можете помочь Википедии, расширив ее . |