Вычисления с памятью
 | В этой статье есть несколько проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалять эти шаблонные сообщения )
|
Вычисления с памятью относятся к вычислительным платформам, где ответ функции хранится в массиве памяти, одномерном или двумерном, в виде справочных таблиц (LUT), а функции оцениваются путем извлечения значений из LUT. Эти вычислительные платформы могут следовать либо чисто пространственной модели вычислений, как в программируемой вентильной матрице (FPGA), либо модели временных вычислений, где функция оценивается в течение нескольких тактов. Последний подход направлен на снижение накладных расходов на программируемое межсоединение в FPGA путем объединения ресурсов межсоединения внутри вычислительного элемента. Он использует плотные двумерные массивы памяти для хранения больших LUT с несколькими входами и несколькими выходами. Вычисления с памятью отличаются от концепций вычислений в памяти или процессора в памяти (PIM), широко исследуемых в контексте интеграции процессора и памяти на одном кристалле для уменьшения задержки памяти и увеличения пропускной способности. Эти архитектуры стремятся сократить расстояние, которое проходят данные между процессором и памятью. Проект Berkeley IRAM является заметным вкладом в область архитектур PIM.
Подробности
[ редактировать ]Вычисления с использованием платформ памяти обычно используются для обеспечения возможности реконфигурации оборудования. Реконфигурируемые вычислительные платформы предлагают преимущества с точки зрения снижения стоимости проектирования, раннего вывода на рынок, быстрого прототипирования и легко настраиваемых аппаратных систем. FPGA представляют собой популярную реконфигурируемую вычислительную платформу для реализации цифровых схем. Они следуют чисто пространственной модели вычислений. С момента своего создания в 1985 году базовая структура FPGA продолжала состоять из двумерного массива конфигурируемых логических блоков (CLB) и программируемой матрицы межсоединений. [1] Производительность FPGA и рассеиваемая мощность в значительной степени определяются сложной архитектурой программируемых межсоединений (PI). [2] [3] Эффективным способом снижения влияния архитектуры PI на FPGA является размещение небольших LUT в непосредственной близости (называемых кластерами) и обеспечение внутрикластерной связи с использованием локальных межсоединений. Благодаря преимуществам кластерной архитектуры FPGA основные поставщики FPGA включили ее в свои коммерческие продукты. [4] [5] Также были проведены исследования по снижению накладных расходов из-за PI в мелкозернистых FPGA путем сопоставления более крупных LUT с несколькими входами и несколькими выходами во встроенных блоках памяти. Хотя он следует аналогичной модели пространственных вычислений, часть логических функций реализуется с использованием встроенных блоков памяти, а оставшаяся часть реализуется с использованием меньших LUT. [6] Такое гетерогенное отображение может улучшить площадь и производительность за счет уменьшения вклада программируемых межсоединений.
В отличие от модели чисто пространственных вычислений FPGA, также была исследована реконфигурируемая вычислительная платформа, которая использует модель временных вычислений (или комбинацию временных и пространственных моделей). [7] [8] в контексте улучшения производительности и энергопотребления по сравнению с обычными FPGA. Эти платформы, называемые вычислениями на основе памяти (MBC), используют плотный двумерный массив памяти для хранения LUT. Такие структуры основаны на разбиении сложной функции ( f ) на небольшие подфункции; представление подфункций в виде LUT с несколькими входами и выходами в массиве памяти; и оценку функции f за несколько циклов. MBC может использовать преимущества наноразмерной памяти: высокую плотность, низкое энергопотребление и высокую производительность. [8]
Каждый вычислительный элемент включает в себя двумерный массив памяти для хранения LUT, небольшой контроллер для последовательного выполнения подфункций и набор временных регистров для хранения промежуточных выходных данных из отдельных разделов. Быстрая локальная структура маршрутизации внутри каждого вычислительного блока генерирует адрес для доступа к LUT. Несколько таких вычислительных элементов могут быть пространственно соединены с использованием программируемой архитектуры межсоединения, подобной FPGA, для обеспечения отображения больших функций. Локальное выполнение с мультиплексированием по времени внутри вычислительных элементов может радикально снизить потребность в программируемых межсоединениях, что приведет к значительному улучшению продукта с энергетической задержкой и лучшей масштабируемости производительности между поколениями технологий. Массив памяти внутри каждого вычислительного элемента может быть реализован с помощью памяти с адресацией по содержимому (CAM), что значительно снижает требования к памяти для определенных приложений. [7]
См. также
[ редактировать ]- Вычислительная оперативная память
- Программируемая пользователем вентильная матрица (FPGA)
- Мемоизация
- Реконфигурируемые вычисления
Ссылки
[ редактировать ]- ^ К.Комптон и С. Хаук, «Вычисления: обзор систем и программного обеспечения», ACM Surveys , Vol. 34, № 2, июнь 2002 г.
- ^ С.М. Тримбергер, Технология программируемых вентильных матриц , Норвелл, Массачусетс: Kluwer, 1994.
- ^ А. Рахман, С. Дас, А. П. Чандракасан, Р. Рейф, «Требования к проводке и технология трехмерной интеграции для программируемых вентильных матриц», IEEE Trans. по очень крупномасштабным интеграционным системам , Vol. 11, № 1, февраль 2003 г.
- ^ Корпорация Xilinx
- ^ Корпорация Альтера
- ^ Дж. Конг и С. Сюй, «Сопоставление технологий для FPGA со встроенными блоками памяти», Симпозиум по программируемой вентильной матрице, 1998.
- ^ Jump up to: а б С. Пол и С. Бхуния, «Реконфигурируемые вычисления с использованием адресуемой к контенту памяти для повышения производительности и использования ресурсов», Конференция по автоматизации проектирования, 2008 г.
- ^ Jump up to: а б С. Пол, С. Чаттерджи, С. Мукхопадхай и С. Бхуния, «Наномасштабные реконфигурируемые вычисления с использованием энергонезависимой двумерной матрицы STTRAM», Международная конференция по нанотехнологиям, 2009 г.