Функциональная модель автобуса

Функциональная модель шины ( BFM ; также известная как модель проверки транзакций или TVM ) — это несинтезируемая программная модель компонента интегральной схемы , имеющего одну или несколько внешних шин. Акцент в модели делается на моделировании транзакций системной шины перед созданием и тестированием реального оборудования. BFM обычно определяются как задачи на языках описания оборудования (HDL), которые применяют стимулы к проверяемой конструкции с помощью сложных сигналов и протоколов. BFM обычно реализуется с использованием языков описания оборудования, таких как Verilog , VHDL , SystemC или SystemVerilog .

Обычно BFM имеют двусторонний интерфейс: одна сторона интерфейса управляет и дискретизирует сигналы низкого уровня в соответствии с протоколом шины. С другой стороны, доступны задачи для создания транзакций шины и ответа на них. BFM часто используются в качестве строительных блоков многократного использования для создания испытательных стендов для моделирования, в которых порты интерфейса шины тестируемой конструкции подключаются к соответствующим BFM.

Другим распространенным применением BFM является предоставление моделей-заменителей IP- компонентов: вместо списка соединений или RTL-проекта IP-компонента сторонний поставщик IP может предоставить только BFM, подходящий для целей проверки. Фактический IP-компонент в виде списка соединений на уровне шлюза может быть напрямую предоставлен производителю IP-провайдером.

Раньше BFM рассматривались как несинтезируемая сущность, однако в последнее время BFM становятся доступными и в качестве синтезируемых моделей.

Модели проверки транзакций

BFM иногда называют TVM или моделями проверки транзакций. Это делается для того, чтобы подчеркнуть, что операции шины модели объединены в атомарные транзакции шины, чтобы упростить выдачу и просмотр транзакций шины. Визуализации транзакций шины, смоделированные TVM, аналогичны выводам анализатора протоколов или анализатора шины .

Ссылки

• Митчел, Донна (2001). «Ручные и автоматические методы кодирования на тестовом стенде VHDL/Verilog» (PDF) . Журнал «Специализированные системы» . 9 (2). Архивировано из оригинала (PDF) 22 января 2004 года . Проверено 8 апреля 2013 г.