Делитель частоты

Делитель частоты , также называемый делителем тактовой частоты , масштабатором или прескалером , представляет собой схему , которая принимает входной сигнал частоты . $f_{in}$ , и генерирует выходной сигнал частоты:

f_{out}={\frac {f_{in}}{N}}

где $N$ является целым числом. с фазовой автоподстройкой частоты Синтезаторы частоты используют делители частоты для генерации частоты, кратной опорной частоте. Делители частоты могут быть реализованы как для аналоговых , так и для цифровых приложений.

Аналоговый

Аналоговые делители частоты встречаются реже и используются только на очень высоких частотах. Цифровые делители, реализованные в современных ИС-технологиях, могут работать на частотах до десятков ГГц. ^{[ нужна ссылка ]}

Регенеративный

Регенеративный делитель частоты, также известный как делитель частоты Миллера , ^[1] смешивает входной сигнал с сигналом обратной связи от микшера.

Сигнал обратной связи $f_{in}/2$ . Это дает сумму и разность частот. $f_{in}/2$ , $3f_{in}/2$ на выходе смесителя. Фильтр нижних частот удаляет более высокие частоты, а $f_{in}/2$ частота усиливается и подается обратно в смеситель.

с блокировкой впрыска

Автономный генератор , на который подается небольшое количество высокочастотного сигнала, будет стремиться колебаться синхронно с входным сигналом. Такие делители частоты сыграли важную роль в развитии телевидения .

Он работает аналогично генератору с синхронизацией по впрыску . В делителе частоты с синхронизацией по инжекции частота входного сигнала кратна (или дробной) частоте автономного генератора. Хотя эти делители частоты, как правило, имеют меньшую мощность, чем широкополосные статические (или триггерные) делители частоты, недостатком является их низкий диапазон блокировки. Диапазон блокировки ILFD обратно пропорционален добротности (Q) резервуара генератора. В интегральных схемах это делает ILFD чувствительным к изменениям процесса. Необходимо позаботиться о том, чтобы диапазон настройки схемы управления (например, генератора, управляемого напряжением) находился в пределах диапазона блокировки входа ILFD.

Цифровой

Для целочисленного деления степени 2 можно использовать простой двоичный счетчик, синхронизируемый входным сигналом. Младший выходной бит чередуется с частотой 1/2 частоты входного тактового сигнала, следующий бит - с частотой 1/4 частоты, третий бит - с частотой 1/8 частоты и т. д. Расположение триггеров является классическим методом для целочисленных чисел. -n деление. Такое разделение является согласованным по частоте и фазе с источником в зависимости от изменений окружающей среды, включая температуру. Самая простая конфигурация — это серия, в которой каждый триггер представляет собой деление на 2. Для серии из трех таких чисел такой системой будет деление на 8. Добавив в цепочку триггеров дополнительные логические элементы, можно получить другие коэффициенты деления. Семейства логических интегральных схем могут обеспечить однокристальное решение для некоторых распространенных коэффициентов деления.

Другой популярной схемой деления цифрового сигнала на четное целое кратное является счетчик Джонсона . Это тип сети сдвиговых регистров , которая тактируется входным сигналом. Дополненный вывод последнего регистра возвращается на вход первого регистра. Выходной сигнал получается из одного или нескольких выходов регистра. Например, делитель деления на 6 можно построить с помощью трехрегистрового счетчика Джонсона. Шесть допустимых значений счетчика: 000, 100, 110, 111, 011 и 001. Этот шаблон повторяется каждый раз, когда входной сигнал синхронизирует сеть. Выход каждого регистра представляет собой прямоугольный сигнал с диафрагмой f/6 и фазовым сдвигом между регистрами 120°. Могут быть добавлены дополнительные регистры для предоставления дополнительных целочисленных делителей.

Смешанный сигнал

( Классификация: асинхронная последовательная логика )
Расположение D-триггеров является классическим методом деления целых чисел n. Такое разделение является согласованным по частоте и фазе с источником в зависимости от изменений окружающей среды, включая температуру. Самая простая конфигурация — это серия, в которой каждый D-триггер представляет собой деление на 2. Для серии из трех таких чисел такой системой будет деление на 8. Были обнаружены более сложные конфигурации, которые генерируют нечетные коэффициенты, такие как деление на 5. К стандартным классическим логическим микросхемам, реализующим эту или аналогичные функции частотного деления, относятся 7456, 7457, 74292 и 74294 (см. список логических микросхем серии 7400 и список логических микросхем серии 4000).

Синтез дробного N

Синтезатор частоты с дробным n может быть построен с использованием двух целочисленных делителей: делителя частоты на N и делителя частоты на (N + 1). При использовании контроллера модуля N переключается между двумя значениями, так что ГУН поочередно переключается между одной заблокированной частотой и другой. ГУН стабилизируется на частоте, которая является средним временем двух зафиксированных частот. Изменяя процент времени, в течение которого делитель частоты поддерживает два значения делителя, можно выбрать частоту заблокированного ГУН с очень высокой степенью детализации.

Дельта-сигма

Если последовательность деления на N и деления на (N+1) периодическая, на выходе ГУН помимо нужной частоты появляются побочные сигналы. Делители дробного n дельта-сигма решают эту проблему, рандомизируя выбор N и (N + 1), сохраняя при этом усредненные по времени отношения.

См. также

Счетчик импульсов

Ссылки

^ Р. Л. Миллер (1939). «Генератор дробной частоты, использующий регенеративную модуляцию». Труды ИРЭ . 27 (7): 446–457. дои : 10.1109/JRPROC.1939.228513 .

Внешние ссылки

Цифровые делители частоты

Делим на 2 и асинхронно 2 ^Н Делители счетчика пульсаций - Учебники по электронике
Синхронное деление на 3, 6, 9, 12 с коэффициентом заполнения 50 % — ON Semiconductor
Синхронное деление на 3 или 5 с выходным коэффициентом заполнения 50% и деление на 1,5 и 2,5 схемы - Xilinx
Разделите на N-0,5, используя счетчики 74x161 – технический документ

[1] Р. Л. Миллер (1939). «Генератор дробной частоты, использующий регенеративную модуляцию». Труды ИРЭ . 27 (7): 446–457. дои : 10.1109/JRPROC.1939.228513 .

[1]