ARM Кортекс-А57
| Общая информация | |
|---|---|
| Запущен | 2012 |
| Разработано | АРМ Холдингс |
| Кэш | |
| L1 Кэш | 80 КиБ (48 КиБ I-кэша с контролем четности, 32 КиБ D-кэша с ECC) на ядро |
| Кэш L2 | От 512 КиБ до 2 МБ |
| Кэш L3 | никто |
| Архитектура и классификация | |
| Набор инструкций | ARMv8-А |
| Физические характеристики | |
| Ядра |
|
| Продукты, модели, варианты | |
| Кодовое название продукта |
|
| История | |
| Преемник | ARM Кортекс-A72 |
ARM Cortex-A57 — это центральный процессор , реализующий ARMv8-A, 64-битный набор команд разработанный ARM Holdings . Cortex-A57 — это конвейер , вышедший из строя суперскалярный . [1] Он доступен в виде ядра SIP лицензиатам , а его конструкция делает его пригодным для интеграции с другими ядрами SIP (например, графическим процессором , контроллером дисплея , DSP , процессором изображений и т. д.) в одном кристалле, составляющем систему на кристалле (SoC).
Обзор
[ редактировать ]- Конвейерный процессор с глубоко неисправной , спекулятивной проблемой Трехсторонний суперскалярный конвейер выполнения
- Расширения DSP и NEON SIMD обязательны для каждого ядра.
- Встроенный модуль вычислений с плавающей запятой VFPv4 (на каждое ядро)
- аппаратной виртуализации Поддержка
- Кодирование набора команд Thumb-2 уменьшает размер 32-битных программ с небольшим влиянием на производительность.
- TrustZone Расширения безопасности
- Программа Trace Macrocell и CoreSight Design Kit для ненавязчивого отслеживания выполнения инструкций
- 32 КиБ данных (2-сторонняя ассоциативная установка) + 48 КиБ инструкций (3-сторонняя ассоциативная установка) Кэш L1 на ядро
- Встроенный контроллер кэша уровня 2 с низкой задержкой (16-канальный набор-ассоциативный), настраиваемый размер 512 КБ, 1 МБ или 2 МБ на кластер
- Полностью ассоциативный буфер перевода L1 с 48 записями и встроенной поддержкой размеров страниц 4 КиБ, 64 КиБ и 1 МБ.
- 4-канальный набор-ассоциатив TLB L2 на 1024 записи
- Двухуровневый динамический предиктор с целевым буфером ветвления (BTB) для быстрой генерации целей
- Статический предсказатель ветвей
- Косвенный предиктор
- Возвратный стек
Чипсы
[ редактировать ]В январе 2014 года AMD анонсировала Opteron A1100 . Предназначенный для серверов, A1100 имеет четыре или восемь ядер Cortex-A57, поддержку до 128 ГиБ оперативной памяти DDR3 или DDR4 , восьмиканальный контроллер PCIe , восемь портов SATA (6 Гбит/с) и два 10 Gigabit Ethernet. порта . [2] Серия A1100 была выпущена в январе 2016 года в четырех- и восьмиядерных версиях. [3] [4]
Первым предложением Qualcomm , которое было доступно для тестирования в четвертом квартале 2014 года, стал Snapdragon 810 . [5] Он содержит четыре ядра Cortex-A57 и четыре ядра Cortex-A53 в конфигурации big.LITTLE .
Samsung на базе Cortex-A57 также предоставляет SoC , первым из которых является Exynos Octa 5433 , который был доступен для выборки с четвертого квартала 2014 года.
В марте 2015 года Nvidia выпустила SoC Tegra X1 с четырьмя ядрами A57, работающими с максимальной частотой 2 ГГц.
См. также
[ редактировать ]- ARM Cortex-A15 , предшественник
- ARM Cortex-A72 , преемник
- Сравнение ядер ARMv8-A , семейства ARMv8
- Сравнение ядер ARMv7-A , семейства ARMv7
Ссылки
[ редактировать ]- ^ Jump up to: а б «Процессор Cortex-A57» . АРМ Холдингс . Проверено 2 февраля 2014 г.
- ^ Ананд Лал Шимпи (28 января 2014 г.). «Все начинается: AMD анонсирует свою первую серверную SoC на базе ARM — 64-битный/8-ядерный Opteron A1100» . Анандтех . Проверено 2 февраля 2014 г.
- ^ «Добро пожаловать в AMD – Процессоры – Графика и технологии – AMD» . Amd.com . Проверено 10 декабря 2018 г.
- ^ Валич, Тео (14 января 2016 г.). «AMD наконец-то запускает K12, Opteron на базе ARM» . VRWorld.com . Проверено 10 декабря 2018 г.
- ^ «Процессоры Snapdragon 810» . Квалкомм . Проверено 18 февраля 2015 г.
Внешние ссылки
[ редактировать ]- Официальный сайт
- Технические справочные руководства ARM Cortex-A57 на Wayback Machine (архивировано 18 июня 2014 г.)