C-замедление

C-медленная пересинхронизация — это метод, используемый в сочетании с пересинхронизацией для повышения пропускной способности цифровой цепи . Каждый регистр в схеме заменяется набором регистров C (последовательно). При этом создается схема с C независимыми потоками, как если бы новая схема содержала C копий исходной схемы. Одно вычисление исходной схемы требует в C раз больше тактовых циклов для вычислений в новой схеме. C-замедление само по себе увеличивает задержку , но пропускная способность остается прежней.

Увеличение количества регистров позволяет оптимизировать схему за счет перенастройки времени для уменьшения тактового периода схемы. раз В лучшем случае период такта можно уменьшить в C . Уменьшение тактового периода схемы уменьшает задержку и увеличивает пропускную способность. Таким образом, для вычислений, которые могут быть многопоточными, сочетание C-замедления с повторной синхронизацией может увеличить пропускную способность схемы с небольшим увеличением задержки или, в лучшем случае, без него.

относительно много Поскольку регистров в FPGA , этот метод обычно применяется к схемам, реализованным с помощью FPGA.

См. также

• Конвейерная обработка
• Бочковой процессор

Ресурсы

• Справочник по высокопроизводительному проектированию архитектуры Intel® Hyperflex™ § 2.4.1.2. Мультиплексирование во временной области на Wayback Machine (архивировано 12 июня 2024 г.)
• PipeRoute: маршрутизатор с поддержкой конвейерной обработки для реконфигурируемых архитектур
• Простая симметричная многопоточность в ПЛИС Xilinx
• Размещение публикации C-Slow Retiming для Xilinx Virtex (.ppt)
• Размещение публикации C-Slow Retiming для Xilinx Virtex (.pdf)
• Исследование конвейерных межсоединений FPGA в стиле RaPiD
• Эффективное сопоставление шаблонов по времени и площади на FPGA