Аналоговая проверка

Аналоговая проверка — это методология выполнения функциональной проверки аналоговых , смешанных и радиочастотных интегральных схем и систем на кристалле . Обсуждение аналоговой проверки началось в 2005 году, когда стало признаваться, что аналоговая часть больших микросхем смешанных сигналов стала настолько сложной, что значительное и постоянно растущее число этих микросхем проектировалось с функциональными ошибками в аналоговой части, что мешало их неправильной работы.

Технические детали

Аналоговая верификация основана на идее, что моделирование на уровне транзисторов всегда будет слишком медленным, чтобы обеспечить адекватную функциональную проверку. Вместо этого необходимо построить простые и эффективные модели блоков, составляющих аналоговую часть проекта, и использовать их для проверки проекта. Эти модели обычно пишутся на Verilog или Verilog-AMS , но также могут быть написаны на VHDL или VHDL-AMS . Однако простого использования простой функциональной модели недостаточно. Также необходимо создать комплексный испытательный стенд для самоконтроля, который тщательно проверяет проект и сравнивает его реакцию с ранее написанной спецификацией проекта. Более того, этот испытательный стенд следует поочередно применять как к модели, так и к проекту. В данном случае конструкция представлена ​​схемой транзисторного уровня. Если и модель, и проект проходят все испытания и если испытательный стенд является комплексным, это подтверждает, что модель соответствует проекту и что проект соответствует спецификации.

Применение комплексного испытательного стенда ко всему аналоговому функциональному блоку, такому как аудиокодек , микросхема управления питанием , блок управления питанием , серды или радиочастотный трансивер, представленные на уровне транзисторов, нецелесообразно. Вместо этого проверка осуществляется иерархически. Сначала строят простые модели и тестируют отдельные блоки на стендах. Стенды тестирования на уровне блоков используются для подтверждения того, что модели соответствуют реализации блоков и что реализация соответствует спецификации уровня блока. Затем создаются испытательные стенды для всего аналогового функционального блока и применяются к схеме верхнего уровня этого блока с блоками, представленными их проверенными моделями. Для дальнейшего улучшения тестов можно выполнить моделирование смешанного уровня, где на тестовом стенде функционального блока применяется один или два блока на уровне транзистора, а все остальные — на уровне модели.

Внешние ссылки

• Проверка сложных аналоговых и радиочастотных схем. Архивировано 10 июля 2020 г. в Wayback Machine.