ggNMOS

с заземленным затвором NMOS , широко известный как ggNMOS , представляет собой устройство защиты от электростатического разряда (ESD), используемое в CMOS интегральных схемах (ИС). Такие устройства используются для защиты входов и выходов микросхемы, доступ к которым возможен вне кристалла ( подключен проводами к контактам корпуса или непосредственно к печатной плате ) и поэтому подвержены электростатическому разряду при прикосновении. Событие электростатического разряда может передать на чип большое количество энергии, потенциально разрушая схему ввода/вывода; Устройство ggNMOS или другие устройства защиты от электростатического разряда обеспечивают безопасный путь прохождения тока вместо более чувствительных схем. Защита от электростатического разряда с помощью таких устройств или других методов важна для надежности продукта: 35% всех отказов микросхем в полевых условиях связаны с повреждением от электростатического разряда. ^[1]^[2]

Структура

Как следует из названия, устройство ggNMOS состоит из относительно широкого устройства NMOS, в котором затвор, исток и корпус соединены вместе с землей. Сток ggNMOS подключен к защищенной площадке ввода-вывода. n тип - ) Таким образом, формируется паразитный NPN-транзистор с биполярным переходом (BJT), в котором сток ( действует как коллектор, комбинация база/исток (n-тип) — как эмиттер, а подложка ( p-тип ) — как база. . Как объясняется ниже, ключевым элементом работы ggNMOS является паразитное сопротивление, присутствующее между выводами эмиттера и базы паразитного npn BJT. Это сопротивление является результатом конечной проводимости легированной подложки p-типа.

Операция

Когда на контактной площадке ввода-вывода (стоке) появляется положительное событие ESD, переход коллектор-база паразитного NPN BJT становится смещенным в обратном направлении до точки лавинного пробоя . В этот момент положительный ток, текущий от базы к земле, индуцирует потенциал напряжения на паразитном резисторе, вызывая появление положительного напряжения на переходе база-эмиттер. Положительный V _BE смещает вперед этот переход, запуская паразитный NPN BJT. ^[3]

Ссылки

^ Иссак, Э.; Мерри, Р. (1993). Методика проектирования ЭСР . Симпозиум по электрическим перенапряжениям и электростатическим разрядам. Озеро Буэна-Виста, Флорида. стр. 223–237.
^ Грин, Т. (1988). Обзор полевых отказов EOS/ESD в военной технике . Симпозиум по электрическим перенапряжениям и электростатическим разрядам. Анахайм, Калифорния. стр. 7–14.
^ Ван, Альберт (2002). Встроенная защита от электростатического разряда для интегральных схем: взгляд на проектирование ИС . Норвелл, Массачусетс, США: Kluwer Academic Publishing. ISBN 0792376471 .

https://www.researchgate.net/publication/4133911_Modeling_MOS_snapback_for_circuit-level_ESD_simulation_using_BSIM3_and_VBIC_models

[merri-1] Иссак, Э.; Мерри, Р. (1993). Методика проектирования ЭСР . Симпозиум по электрическим перенапряжениям и электростатическим разрядам. Озеро Буэна-Виста, Флорида. стр. 223–237.

[green-2] Грин, Т. (1988). Обзор полевых отказов EOS/ESD в военной технике . Симпозиум по электрическим перенапряжениям и электростатическим разрядам. Анахайм, Калифорния. стр. 7–14.

[wang-3] Ван, Альберт (2002). Встроенная защита от электростатического разряда для интегральных схем: взгляд на проектирование ИС . Норвелл, Массачусетс, США: Kluwer Academic Publishing. ISBN 0792376471 .

[1]

[2]

[3]