ПЛИТКАPro64
| Общая информация | |
|---|---|
| Запущен | 2008 |
| Общий производитель | |
| Производительность | |
| Макс. процессора Тактовая частота | от 600 МГц до 866 МГц |
| Архитектура и классификация | |
| Технологический узел | 90 нм |
| Физические характеристики | |
| Ядра |
|
TILE Pro 64 — VLIW ISA многоядерный процессор ( процессор Tile ) производства Tilera . Он состоит из ячеистой сети, состоящей из 64 «плиток», где каждая плитка содержит процессор общего назначения , кэш и неблокирующий маршрутизатор , который плитка использует для связи с другими плитками на процессоре.
Короткоконвейерные упорядоченные ядра с тремя задачами реализуют VLIW набор инструкций . Каждое ядро имеет регистровый файл и три функциональных блока: два целочисленных арифметико-логических блока и блок загрузки-сохранения . Каждое из ядер («плитка») имеет свои собственные кэши L1 и L2, а также общий виртуальный кэш L3, который представляет собой совокупность всех кэшей L2. [1] Ядро способно запускать полную операционную систему само по себе, или несколько ядер могут использоваться для запуска симметричной многопроцессорной операционной системы.
TILE Pro 64 имеет четыре контроллера DDR2 со скоростью до 800 МТ/с, два интерфейса 10-гигабитного Ethernet XAUI, два четырехканальных интерфейса PCIe и «гибкий» интерфейс ввода-вывода, который можно программно настроить для обработки ряда протоколы. Процессор изготовлен по 90-нм техпроцессу и работает на частоте от 600 до 866 МГц.
По данным компании, Tilera нацелена на рынок сетевого оборудования, цифрового видео и беспроводной инфраструктуры, где требования к вычислительной обработке высоки. [2] Совсем недавно Tilera позиционировала этот процессор в сфере облачных вычислений с помощью 8-процессорного (512-ядерного) сервера высотой 2U, созданного Quanta Computer. [3]
TILE Pro поддерживался ядром Linux с версии 2.6.36 по версию 4.16.
 |
 |
Технология
[ редактировать ]Различные источники приводят характеристики процессоров семейства TILE Pro :
- 64 ядра RISC-процессора
- 16 КБ инструкций L1 и 8 КБ кэша данных L1 на ядро
- Кэш L2 64 КБ на ядро
- Кэш L3 объемом 4 МБ достигается за счет совместного использования других ячеек кэша L2 с аппаратно управляемой согласованностью .
- Производственный процесс 90 нм в TSMC
- 4 встроенных контроллера памяти с поддержкой DDR2 SDRAM со скоростью до 800 МТ/с.
- поддерживает до 64 ГБ подключенной памяти DDR2
- Встроенный высокоскоростной ввод-вывод
- Два 4-канальных интерфейса PCI Express Gen1 с возможностью корневой или конечной точки.
- 10 Гбит/с Ethernet XAUI Два интерфейса
- 10/100/1000 Мбит/с Ethernet RGMII Два интерфейса
- Потребляемая мощность в диапазоне 19 – 23 Вт.
Семейство TILE Pro включает в себя ряд улучшений по сравнению с семейством TILE64 первого поколения Tilera :
- Система «распределенного динамического кэша» (DDC), которая использует отдельную ячеистую сеть для управления согласованностью кэша.
- Ввод-вывод «TileDirect» обеспечивает прямую передачу сетевых данных в кэш процессора.
- Удвоение кэша инструкций L1 (с 8 КБ до 16 КБ), удвоение ассоциативности L2.
- «Распределение» памяти на интерфейсах DDR2 для балансировки нагрузки
- Улучшен набор команд для мультимедиа, невыровненного доступа к данным, инструкций загрузки/сохранения со смещением и подсказок по доступу к памяти.
Компания 6WIND, занимающаяся сетевым программным обеспечением , предоставляет высокопроизводительное программное обеспечение для обработки пакетов для платформы TILE Pro 64. [4]
Ссылки
[ редактировать ]- ^ Ходжин, Рик (21 сентября 2008 г.). «Tilera становится профессионалом с TILE Pro 64» . tgdaily.com.
- ^ Демерджян, Чарли (22 сентября 2008 г.). «Tilera выпускает второй 64-ядерный чип» . Спрашивающий. Архивировано из оригинала 25 сентября 2009 года.
{{cite news}}: CS1 maint: неподходящий URL ( ссылка ) - ^ Демерджян, Чарли (23 июня 2010 г.). «Tilera начинает заниматься бизнесом по производству облачных серверов» . Полуточный.
- ^ http://www.6wind.com/wp-content/uploads/PDF/press/2011/6WIND-announces-availability-of-Tilera-TilePro64-support.pdf . [ только URL-адрес PDF ]