Тайловый процессор

Тайловые процессоры ^[1] для компьютерного оборудования — это многоядерные или многоядерные чипы, которые содержат одномерные или, чаще, двумерные массивы одинаковых плиток. Каждая плитка содержит вычислительный блок (или процессор, или ЦП ), кэши и коммутатор. Плитки можно рассматривать как добавление переключателя к каждому ядру, где ядро включает в себя вычислительный блок и кэши.

В типичной конфигурации тайлового процессора коммутаторы в каждой тайле соединены друг с другом с помощью одной или нескольких ячеистых сетей . ^[2] Tilera TILE содержит Pro 64 Например, 64 плитки. Каждый из тайлов содержит ЦП , кэши L1 и L2 и коммутаторы для нескольких ячеистых сетей.

Другие процессоры в плиточной конфигурации включают SEAforth24, Kilocore KC256, микроконтроллеры XMOS xCORE и некоторые массивы процессоров с массовым параллелизмом .

Ссылки [ править ]

^ «Архитектура Tile Processor™: встроенная многоядерность для сетей и цифрового мультимедиа — публикация конференции IEEE» . Август 2007: 1–12. дои : 10.1109/HOTCHIPS.2007.7482495 . S2CID 44858928 . {{cite journal}}: Для цитирования журнала требуется |journal= ( помощь )
^ Венцлафф, Дэвид (15 сентября 2007 г.). «Внутрикристальная архитектура межсетевого взаимодействия тайлового процессора» (PDF) . IEEE микро. doi:10.1109/MM.2007.89

Эта статья о компьютерах незавершена . Вы можете помочь Википедии, расширив ее .

[urlThe_Tile_Processor™_architecture:_Embedded_multicore_for_networking_and_digital_multimedia_-_IEEE_Conference_Publication-1] «Архитектура Tile Processor™: встроенная многоядерность для сетей и цифрового мультимедиа — публикация конференции IEEE» . Август 2007: 1–12. дои : 10.1109/HOTCHIPS.2007.7482495 . S2CID 44858928 . {{cite journal}}: Для цитирования журнала требуется |journal= ( помощь )

[2] Венцлафф, Дэвид (15 сентября 2007 г.). «Внутрикристальная архитектура межсетевого взаимодействия тайлового процессора» (PDF) . IEEE микро. doi:10.1109/MM.2007.89

[1]

[2]