Проверка правил проектирования
Эта статья нуждается в дополнительных цитатах для проверки . ( октябрь 2022 г. ) |
В автоматизации электронного проектирования правило проектирования — это геометрическое ограничение, налагаемое на разработчиков печатных плат , полупроводниковых устройств и интегральных схем (ИС), чтобы гарантировать, что их конструкции функционируют правильно, надежно и могут быть произведены с приемлемым выходом. Правила проектирования для производства разрабатываются инженерами-технологами на основе способности их процессов реализовать замысел проекта. Автоматизация электронного проектирования широко используется, чтобы гарантировать, что дизайнеры не нарушают правила проектирования; процесс, называемый проверкой правил проектирования ( DRC ). DRC — это важный этап при физической проверки утверждении проекта, который также включает в себя проверки LVS ( схема и схема ), проверки XOR, ERC ( проверка электрических правил ) и проверки антенны. Важность правил проектирования и DRC наибольшая для ИС, имеющих микро- или наноразмерную геометрию; для более сложных процессов некоторые фабрики также настаивают на использовании более ограниченных правил для повышения производительности.
Правила дизайна
[ редактировать ]Правила проектирования — это ряд параметров, предоставляемых производителями полупроводников , которые позволяют разработчику проверить правильность набора масок . Правила проектирования специфичны для конкретного процесса производства полупроводников. Набор правил проектирования определяет определенные геометрические ограничения и ограничения на соединения, чтобы обеспечить достаточные запасы для учета изменчивости в процессах производства полупроводников и гарантировать правильную работу большинства деталей.
Самые основные правила проектирования показаны на схеме справа. Первые представляют собой одноуровневые правила. Правило ширины определяет минимальную ширину любой фигуры в проекте. Правило интервала определяет минимальное расстояние между двумя соседними объектами. Эти правила будут существовать для каждого уровня процесса производства полупроводников: самые нижние слои будут иметь наименьшие правила (обычно 100 нм по состоянию на 2007 год), а самые верхние металлические слои будут иметь более крупные правила (возможно, 400 нм по состоянию на 2007 год).
Правило двух слоев определяет связь, которая должна существовать между двумя уровнями. Например, правило корпуса может указывать, что объект одного типа, например контакт или переходное отверстие, должен быть покрыт с некоторым дополнительным запасом металлическим слоем. Типичное значение по состоянию на 2007 год могло составлять около 10 нм.
Существует множество других типов правил, которые здесь не показаны. Правило минимальной площади — это именно то, что следует из названия. Антенные правила — это сложные правила, которые проверяют соотношения площадей каждого слоя сети на наличие конфигураций, которые могут привести к проблемам при травлении промежуточных слоев. [1] Существует множество других подобных правил, которые подробно объясняются в документации, предоставленной производителем полупроводников.
Правила академического проектирования часто задаются в виде масштабируемого параметра λ , так что все геометрические допуски в конструкции могут быть определены как целое число, кратное λ . Это упрощает миграцию существующих схем микросхем на новые процессы. Промышленные правила более оптимизированы и имеют лишь приблизительно однородное масштабирование. Наборы правил проектирования становятся все более сложными с каждым последующим поколением полупроводниковых процессов. [2]
Программное обеспечение
[ редактировать ]Основной целью проверки правил проектирования (DRC) является достижение высокой общей производительности и надежности проекта. Если правила проектирования нарушены, конструкция может оказаться нефункциональной. Чтобы достичь этой цели по повышению производительности штампов, DRC перешел от простых измерений и логических проверок к более сложным правилам, которые изменяют существующие элементы, вставляют новые элементы и проверяют всю конструкцию на предмет ограничений процесса, таких как плотность слоев. Завершенный макет состоит не только из геометрического представления конструкции, но и данных, обеспечивающих поддержку изготовления конструкции. Хотя проверки правил проектирования не подтверждают правильность работы проекта, они создаются для проверки того, что структура соответствует ограничениям процесса для данного типа конструкции и технологической технологии.
Программное обеспечение DRC обычно принимает в качестве входных данных макет в стандартном формате GDSII и список правил, специфичных для полупроводникового процесса, выбранного для производства. На основе них он создает отчет о нарушениях правил проектирования, которые разработчик может исправить, а может и не исправить. Осторожное «расширение» или отказ от определенных правил проектирования часто используется для повышения производительности и плотности компонентов за счет производительности.
Продукты DRC определяют правила на языке , описывающем операции, которые необходимо выполнить в DRC. Например, Mentor Graphics использует язык стандартного формата правил проверки (SVRF) в своих файлах правил DRC, а Magma Design Automation использует язык на основе Tcl . [3] Набор правил для конкретного процесса называется набором прогонов, колодой правил или просто колодой.
DRC — очень трудоемкая задача. [4] Обычно проверки DRC выполняются для каждого подраздела ASIC, чтобы минимизировать количество ошибок, обнаруживаемых на верхнем уровне. При запуске на одном процессоре клиентам, возможно, придется ждать до недели, чтобы получить результат проверки правил проектирования для современных проектов. Большинству проектных компаний требуется, чтобы DRC запускался менее чем за день, чтобы обеспечить разумное время цикла, поскольку DRC, скорее всего, будет запускаться несколько раз до завершения проектирования. Благодаря сегодняшней вычислительной мощности полнокристальные DRC могут работать гораздо быстрее, всего за один час, в зависимости от сложности и размера чипа.
Некоторые примеры DRC в конструкции ИС включают:
- Активный и активный интервал
- Расстояние между скважинами
- Минимальная длина канала транзистора
- Минимальная ширина металла
- Расстояние между металлами
- Плотность металлического заполнения (для процессов с использованием CMP)
- Полиплотность
- Правила ESD и ввода-вывода
- Антенный эффект
Коммерческий
[ редактировать ]Основные продукты в ДРК EDA включают :
- Продвинутый дизайнер
- Настольная система расширенного проектирования DRC от PathWave Design ( Keysight Technologies ранее подразделение Agilent EDA компании EEsof )
- Калибр от Mentor Graphics
- Дива , ДРАКУЛА , Ассура , ПВС и Пегас от Cadence Design Systems
- Геркулес и валидатор IC от Synopsys
- Страж от Сильвако
- HyperLynx DRC Free/Gold от Mentor Graphics
- PowerDRC — теперь SmartDRC от Silvaco
- SmartDRC от Silvaco
- Кварц от Magma Design Automation
Бесплатное программное обеспечение
[ редактировать ]- Система проектирования электрических СБИС
- KLayout
- Магия
- Alliance — бесплатная система СБИС/САПР
- Программное обеспечение Opencircuitdesign:
- Microwind — образовательная САПР-система.
- 130-нм CMOS PDK с открытым исходным кодом от Google и SkyWater tech. Литейный завод
Ссылки
[ редактировать ]- ^ «Моделирование и применение антенного эффекта» . ученый.google.com . Проверено 26 февраля 2024 г.
- ^ https://semiengineering.com/design-rule-complexity-rising/
- ^ «Автоматизация Mguide с использованием SVRF-кодирования и сценариев Bash» . ученый.google.com . Проверено 26 февраля 2024 г.
- ^ «Расширенное проектирование для анализа производства с использованием кодирования Python и TCL» . ученый.google.com . Проверено 26 февраля 2024 г.
- Справочник по автоматизации проектирования электронных систем для интегральных схем , автор: Лаваньо, Мартин и Шеффер, ISBN 0-8493-3096-3 Исследование области, на основе которой была получена часть приведенного выше резюме, с разрешения.