Signoff (автоматизация электронного проектирования)

В автоматизированном проектировании интегральных схем ( проверки также называемые «подписями ») — это собирательное название, присвоенное серии шагов проверки, которые должен пройти проект, прежде чем его можно будет записать на пленку . Это подразумевает итерационный процесс, включающий поэтапные исправления по всем направлениям с использованием одного или нескольких типов проверок, а затем повторное тестирование проекта. Существует два типа подписания: внешнее подписание и внутреннее подписание . После окончательного утверждения чип отправляется на производство. После перечисления всех функций в спецификации инженер по проверке напишет описание этих функций для выявления ошибок и отправит проект RTL обратно проектировщику. Ошибки или дефекты могут включать такие проблемы, как отсутствие функций (сравнение макета со спецификацией), ошибки в дизайне (опечатки и функциональные ошибки) и т. д. Когда покрытие достигает максимального процента, группа проверки подпишет его. Используя такую методологию, как UVM, OVM или VMM, группа проверки разрабатывает среду многократного использования. В настоящее время UVM более популярен, чем другие.

История

В конце 1960-х годов инженеры полупроводниковых компаний, таких как Intel, использовали рубилит для производства фотошаблонов для полупроводниковой литографии. Нарисованные вручную черновые схемы полупроводниковых устройств, созданные инженерами, были перенесены вручную на листы размера D пергаментные опытным дизайнером-схемотехником, чтобы создать физическую компоновку устройства на фотошаблоне. ^[1]^[1]^: 6

Позже пергамент будет проверен вручную и подписан первоначальным инженером; все изменения в схемах также будут отмечены, проверены и, опять же, подписаны . ^[1]^: 6

Типы проверок

Проверки подписания стали более сложными по мере того, как СБИС проекты приближаются к технологическим узлам 22 нм и ниже из-за увеличения влияния ранее игнорированных (или более грубо аппроксимированных) эффектов второго порядка. Существует несколько категорий проверок подписания.

Компоновка по сравнению со схемой (LVS). Также известная как проверка схемы, она используется для проверки того, что размещение и трассировка стандартных ячеек в проекте не изменили функциональность построенной схемы.

Проверка правил проектирования конструкцию (DRC). Иногда ее называют геометрической проверкой. Эта проверка включает в себя проверку того, можно ли надежно изготовить с учетом текущих ограничений фотолитографии. В узлах расширенных процессов правила DFM повышены с необязательных (для большей доходности) до обязательных.
Формальная проверка . Здесь логическая функциональность списка соединений после компоновки до компоновки и после синтеза (включая любую оптимизацию, основанную на компоновке) проверяется по сравнению со списком соединений .
Анализ падения напряжения . Эта проверка, также известная как ИК-анализ падения напряжения, проверяет, электросеть достаточно ли сильна , чтобы гарантировать, что напряжение, двоичное представляющее высокое значение, никогда не опускается ниже установленного предела (ниже которого схема не будет работать правильно или надежно). ) за счет совместного переключения миллионов транзисторов.
Анализ целостности сигнала . Здесь анализируется шум, вызванный перекрестными помехами и другими проблемами, и проверяется его влияние на функциональность схемы, чтобы убедиться, что емкостные выбросы не достаточно велики, чтобы пересечь пороговое напряжение вентилей на пути передачи данных.
Статический временной анализ (STA). Постепенно заменяется статистическим статическим временным анализом (SSTA), STA используется для проверки того, могут ли все пути логических данных в проекте работать на заданной тактовой частоте , особенно под воздействием изменений внутри кристалла . . STA запускается вместо SPICE , поскольку среда выполнения SPICE-моделирования делает его невозможным для полномасштабного анализа современных проектов.
Проверка срока службы электромиграции . Чтобы обеспечить минимальный срок службы на заданной тактовой частоте без того, чтобы схема подвергалась электромиграции.
Функциональные статические проверки, в которых используются методы поиска и анализа для выявления ошибок конструкции во всех возможных тестовых случаях; функциональные домены статического выхода включают в себя пересечение тактового домена , пересечение домена сброса и X-распространение.

Инструменты

Небольшая группа инструментов классифицируется как «золотой» или сертифицированный. Отнесение инструмента к категории сертифицированного качества без предвзятости поставщика — это вопрос проб и ошибок, поскольку точность инструмента можно определить только после того, как конструкция будет изготовлена. Итак, один из используемых показателей (и часто рекламируемый производителем/поставщиком инструмента) — это количество успешных ленточных операций, реализованных данным инструментом. Утверждалось, что эта метрика недостаточна, плохо определена и неактуальна для некоторых инструментов, особенно для инструментов, которые играют лишь роль в полном потоке. ^[2]

В то время как поставщики часто приукрашивают простоту сквозного выполнения (обычно от RTL до GDS для ASIC и от RTL до замыкания времени для FPGA ) с помощью своего соответствующего набора инструментов, большинство компаний, занимающихся разработкой полупроводников, используют комбинацию инструментов от разных поставщиков (часто называемую « лучшие в своем классе » инструменты), чтобы минимизировать ошибки корреляции до и после кремния. ^[3] Поскольку независимая оценка инструментов является дорогостоящей (одна лицензия на инструменты проектирования от крупных поставщиков, таких как Synopsys и Cadence, может стоить десятки или сотни тысяч долларов) и рискованным предложением (если неудачная оценка проводится на серийном проекте, что приводит к увеличению времени на задержка рынка ), это осуществимо только для крупнейших проектных компаний (таких как Intel , IBM , Freescale и TI ). В качестве дополнительного преимущества несколько заводов по производству полупроводников теперь предоставляют предварительно проверенные справочные/рекомендуемые методологии (иногда называемые «потоками RM»), которые включают список рекомендуемых инструментов, версий и сценариев для перемещения данных из одного инструмента в другой и автоматизации процессов. весь процесс. ^[4]

Этот список поставщиков и инструментов является репрезентативным и не является исчерпывающим:

DRC/LVS — Mentor HyperLynx DRC Free/Gold , Mentor Caliber , Magma Quartz , Synopsys Hercules , Cadence Assura
Анализ падения напряжения — Cadence Voltus , Apache Redhawk , Magma Quartz Rail
Анализ целостности сигнала — Cadence CeltIC (перекрестные помехи), Cadence Tempus Timing Signoff Solution , Synopsys PrimeTime SI (перекрестные помехи/шум), Extreme-DA GoldTime SI (перекрестные помехи/шум)
Статический временной анализ — Synopsys PrimeTime , Magma Quartz SSTA , Cadence ETS , Cadence Tempus Timing Signoff Solution , Extreme-DA GoldTime

Ссылки

^ Jump up to: ^а ^б ^с «Воспоминания о ранней разработке чипов в Intel» (PDF) . Журнал технологий Intel . 5 (2001). 2001. ISSN 1535-864X .
^ «Продавцы должны рассчитывать на кремний, а не на выигрыш с помощью ленты» . ЭТаймс . Проверено 3 апреля 2019 г.
^ Обзор DeepChip- SNUG средств физической проверки .
^ Порядок подписания соглашения TSMC

[:0-1] Jump up to: ^а ^б ^с «Воспоминания о ранней разработке чипов в Intel» (PDF) . Журнал технологий Intel . 5 (2001). 2001. ISSN 1535-864X .

[2] «Продавцы должны рассчитывать на кремний, а не на выигрыш с помощью ленты» . ЭТаймс . Проверено 3 апреля 2019 г.

[3] Обзор DeepChip- SNUG средств физической проверки .

[4] Порядок подписания соглашения TSMC

[1]

[2]

[3]

[4]