Интегральная схема для конкретного применения

«ASIC» перенаправляется сюда. Чтобы узнать о других значениях, см. ASIC (значения) .

Лоток с микросхемами специализированных интегральных схем (ASIC).

ASIC для обработки пакетов внутри коммутатора Ethernet

Интегральная схема специального назначения ( ASIC / ˈ eɪ s ɪ k / ) — это микросхема интегральной схемы (IC), настроенная для конкретного использования, а не предназначенная для использования общего назначения, например, микросхема, предназначенная для работы в цифровой голосовой связи. рекордер или высокопроизводительный видеокодек . Стандартные микросхемы для конкретных приложений занимают промежуточное положение между ASIC и стандартными интегральными схемами, такими как серии 7400 или серии 4000 . Микросхемы ASIC обычно изготавливаются с использованием технологии металл-оксид-полупроводник (МОП) в виде МОП-интегральных схем . микросхем

Поскольку с годами размеры элементов уменьшились, а инструменты проектирования микросхем усовершенствовались, максимальная сложность (и, следовательно, функциональность), возможная в ASIC, выросла с 5000 логических элементов до более чем 100 миллионов. Современные ASIC часто включают в себя целые микропроцессоры , памяти блоки , включая ROM , RAM , EEPROM , флэш-память и другие крупные строительные блоки. Такой ASIC часто называют SoC ( система на кристалле ). Разработчики цифровых ASIC часто используют язык описания оборудования (HDL), такой как Verilog или VHDL , для описания функциональности ASIC.

Программируемые пользователем вентильные матрицы (FPGA) представляют собой современное технологическое усовершенствование макетных плат , а это означает, что они не предназначены для конкретного приложения, в отличие от ASIC. Программируемые логические блоки и программируемые межсоединения позволяют использовать одну и ту же FPGA во многих различных приложениях. Для небольших проектов или меньших объемов производства FPGA могут быть более рентабельными, чем ASIC, даже в производстве. ( Единовременные затраты на проектирование NRE) ASIC могут исчисляться миллионами долларов. Поэтому производители устройств обычно предпочитают FPGA для прототипирования и устройства с небольшими объемами производства, а ASIC - для очень больших объемов производства , где затраты NRE могут быть амортизированы для многих устройств.

История

Ранние ASIC использовали технологию вентильных матриц . К 1967 году Ferranti и Interdesign начали производить первые биполярные вентильные матрицы. В 1967 году компания Fairchild Semiconductor представила семейство микроматриц Micromatrix, состоящее из матриц биполярной диодно-транзисторной логики (DTL) и транзисторно-транзисторной логики (TTL).

Дополнительная технология металл-оксид-полупроводник (КМОП) открыла двери для широкой коммерциализации вентильных матриц. Первые вентильные матрицы КМОП были разработаны Робертом Липпом. в 1974 году для International Microcircuits, Inc. (IMI).

металл-оксид-полупроводник (МОП) Технология стандартных элементов была представлена ​​компаниями Fairchild и Motorola под торговыми названиями Micromosaic и Polycell в 1970-х годах. Позднее эта технология была успешно коммерциализирована компаниями VLSI Technology (основана в 1979 г.) и LSI Logic (1981 г.).

Успешное коммерческое применение схемы вентильной матрицы было найдено в бюджетных 8-битных ZX81 и ZX Spectrum персональных компьютерах , представленных в 1981 и 1982 годах. Они использовались Sinclair Research (Великобритания) по существу как недорогое ввода-вывода. решение нацелен на обработку компьютерной графики .

Кастомизация происходила путем изменения металлической маски межсоединений. Массивы ворот имели сложность до нескольких тысяч ворот; теперь это называется интеграцией среднего масштаба . Более поздние версии стали более универсальными, с различными базовыми кристаллами , выполненными как из металлических, так и из поликремниевых слоев. Некоторые базовые матрицы также включают элементы оперативной памяти (ОЗУ).

Проекты со стандартными ячейками

Основная статья: Стандартная ячейка

В середине 1980-х годов разработчик выбирал производителя ASIC и реализовывал свой проект, используя инструменты проектирования, доступные у производителя. Хотя сторонние инструменты проектирования были доступны, не было эффективной связи сторонних инструментов проектирования с компоновкой и фактическими характеристиками полупроводниковых процессов различных производителей ASIC. Большинство дизайнеров использовали заводские инструменты для завершения реализации своих проектов. Решением этой проблемы, которое также привело к созданию устройства с гораздо большей плотностью, стало внедрение стандартных ячеек . Каждый производитель ASIC может создавать функциональные блоки с известными электрическими характеристиками, такими как задержка распространения , емкость и индуктивность, которые также могут быть представлены в сторонних инструментах. Конструкция стандартной ячейки представляет собой использование этих функциональных блоков для достижения очень высокой плотности затворов и хороших электрических характеристик. Конструкция стандартной ячейки занимает промежуточное положение между § вентильной матрицей и полузаказной конструкцией и § полностью индивидуальной конструкцией с точки зрения единовременных затрат на проектирование и периодические затраты на компоненты, а также производительности и скорости разработки (включая время вывода на рынок ).

К концу 1990-х годов логического синтеза стали доступны инструменты . Такие инструменты могут компилировать HDL- на уровне шлюза описания в список соединений . (ИС) со стандартными ячейками Интегральные схемы разрабатываются на следующих концептуальных этапах, называемых потоком проектирования электроники , хотя на практике эти этапы значительно перекрываются:

1. Разработка требований : команда инженеров-проектировщиков начинает с неформального понимания необходимых функций для нового ASIC, обычно получаемого в результате анализа требований .
2. Проектирование уровня передачи регистров (RTL) : группа разработчиков создает описание ASIC для достижения этих целей, используя язык описания аппаратного обеспечения . Этот процесс аналогичен написанию компьютерной программы на языке высокого уровня .
3. Функциональная проверка : Пригодность по назначению проверяется функциональной проверкой. Сюда могут входить такие методы, как логическое моделирование с помощью тестовых стендов , формальная проверка , эмуляция или создание и оценка эквивалентной чисто программной модели, как в Simics . Каждый метод проверки имеет свои преимущества и недостатки, и чаще всего для проверки ASIC используются несколько методов вместе. В отличие от большинства FPGA , ASIC не могут быть перепрограммированы после изготовления , и поэтому не совсем правильные конструкции ASIC обходятся гораздо дороже, что увеличивает потребность в полном тестировании .
4. Логический синтез : Логический синтез преобразует структуру RTL в большую коллекцию, называемую конструкциями более низкого уровня, называемыми стандартными ячейками. Эти конструкции взяты из библиотеки стандартных ячеек , состоящей из предварительно охарактеризованных наборов логических элементов, выполняющих определенные функции. Стандартные ячейки обычно специфичны для планируемого производителя ASIC. Полученный набор стандартных ячеек и необходимых электрических соединений между ними называется списком соединений уровня вентиля .
5. Размещение : список соединений уровня вентиля затем обрабатывается инструментом размещения , который помещает стандартные ячейки в область кристалла интегральной схемы, представляющую окончательную ASIC. Инструмент размещения пытается найти оптимизированное размещение стандартных ячеек с учетом множества заданных ограничений.
6. Маршрутизация электроники : Инструмент маршрутизации определяет физическое размещение стандартных ячеек и использует список соединений для создания электрических соединений между ними. Поскольку пространство поиска велико, этот процесс даст «достаточное», а не « глобально оптимальное » решение. Результатом является файл, который можно использовать для создания набора фотомасок , позволяющих предприятию по производству полупроводников , обычно называемому «фабрикой» или «литейным цехом», производить физические интегральные схемы . называются местом и маршрутом . Размещение и маршрутизация тесно взаимосвязаны и в проектировании электроники
7. Подписание : Учитывая окончательную компоновку, при извлечении схемы вычисляются паразитные сопротивления и емкости . В случае цифровой схемы это затем преобразуется в информацию о задержке , на основе которой можно оценить производительность схемы, обычно с помощью статического временного анализа . Это и другие заключительные тесты, такие как проверка правил проектирования и анализ мощности , которые вместе называются сертификацией , предназначены для обеспечения правильной работы устройства при любых экстремальных условиях процесса, напряжения и температуры. По завершении тестирования информация о фотошаблоне передается для изготовления чипов .

Эти шаги, реализуемые с уровнем квалификации, обычным в отрасли, почти всегда создают окончательное устройство, которое правильно реализует исходную конструкцию, если только в дальнейшем в физическом процессе изготовления не возникнут дефекты.

Этапы проектирования, также называемые потоком проектирования , также являются общими для стандартного проектирования продукта. Существенная разница заключается в том, что при проектировании стандартных ячеек используются библиотеки ячеек производителя, которые потенциально использовались в сотнях других реализаций конструкции и, следовательно, представляют гораздо меньший риск, чем полностью индивидуальная конструкция. Стандартные ячейки обеспечивают плотность конструкции экономичную , а также могут эффективно интегрировать IP-ядра и статическую оперативную память (SRAM), в отличие от вентильных матриц.

полуиндивидуальный

Фотография ASIC с вентильной матрицей, сделанная под микроскопом, показывающая заранее определенные логические ячейки и специальные соединения. В этой конкретной конструкции используется менее 20% доступных логических элементов.

Проектирование вентильной матрицы — это метод производства, при котором диффузные слои, каждый из которых состоит из транзисторов и других активных устройств , заранее определены, а электронные пластины , содержащие такие устройства, «хранятся на складе» или не соединяются до металлизации этапа производственного процесса . Процесс физического проектирования определяет взаимосвязи этих уровней для конечного устройства. У большинства производителей ASIC он состоит из двух-девяти металлических слоев, каждый из которых расположен перпендикулярно находящемуся под ним. Единовременные затраты на проектирование намного ниже, чем при полностью индивидуальном проектировании, поскольку фотолитографические маски требуются только для металлических слоев. Производственные циклы значительно короче, поскольку металлизация — сравнительно быстрый процесс; тем самым ускоряя время выхода на рынок .

ASIC с вентильной матрицей всегда представляют собой компромисс между быстрым проектированием и производительностью , поскольку сопоставление данной конструкции с тем, что производитель хранит в качестве стандартной пластины, никогда не обеспечивает 100% -ное использование схемы . Часто трудности с маршрутизацией межсоединений требуют перехода на более крупный массив с последующим увеличением цены за штуку. Эти трудности часто являются результатом использования программного обеспечения EDA компоновки , используемого для разработки межсоединения.

Чистая, основанная только на логике конструкция вентильной матрицы сегодня редко реализуется разработчиками схем, поскольку она почти полностью заменена программируемыми устройствами. Наиболее известными из таких устройств являются программируемые пользователем вентильные матрицы (FPGA), которые могут программироваться пользователем и, таким образом, предлагают минимальные затраты на инструменты, неповторяющееся проектирование, лишь незначительное увеличение стоимости деталей и сопоставимую производительность.

Сегодня вентильные массивы превращаются в структурированные ASIC , которые состоят из большого IP-ядра , такого как ЦП , обработки цифровых сигналов блоков , периферийных устройств , стандартных интерфейсов , встроенной памяти , SRAM и блока реконфигурируемой , незафиксированной логики. Этот сдвиг во многом обусловлен тем, что устройства ASIC способны интегрировать большие блоки функциональности системы , а системы на кристалле (SoC) требуют связующей логики , коммуникационных подсистем (таких как сети на кристалле ), периферийных устройств и других компонентов, а не только функциональных блоков и базовая взаимосвязь.

В их частом использовании в полевых условиях термины «вентильная матрица» и «полузаказной» являются синонимами применительно к ASIC. Инженеры-технологи чаще используют термин «полузаказной», тогда как «массив вентилей» чаще используется разработчиками логики (или уровня вентилей).

Полностью индивидуальный дизайн

Основная статья: Полная кастомизация

Фотография специальной ASIC (набор микросхем 486), сделанная под микроскопом: сверху показана конструкция на основе вентиля, а снизу - нестандартная схема.

Напротив, полностью настраиваемая конструкция ASIC определяет все фотолитографические слои устройства. Полностью индивидуальный дизайн используется как для дизайна ASIC, так и для стандартного дизайна продукта.

Преимущества полностью индивидуального проектирования включают уменьшение площади (и, следовательно, повторяющейся стоимости компонентов), повышение производительности , а также возможность интеграции аналоговых компонентов и других заранее разработанных — и, следовательно, полностью проверенных — компонентов, таких как ядра микропроцессора , которые образуют система на чипе .

К недостаткам полностью индивидуального проектирования можно отнести увеличение времени производства и проектирования, увеличение единовременных затрат на проектирование, большую сложность систем автоматизированного проектирования (САПР) и электронного проектирования , а также гораздо более высокие требования к квалификации со стороны разработчиков. команда дизайнеров.

Однако для цифровых проектов библиотеки ячеек «стандартных ячеек» вместе с современными системами САПР могут предложить значительные преимущества в производительности и стоимости при низком риске. Автоматизированные инструменты макетирования быстры и просты в использовании, а также дают возможность «настроить вручную» или вручную оптимизировать любой аспект дизайна, ограничивающий производительность.

Он разработан с использованием базовых логических элементов, схем или макетов специально для проекта.

Структурированный дизайн

Основные статьи: Структурированная платформа ASIC и проектирование на основе платформы.

Структурированное проектирование ASIC (также называемое « проектированием ASIC платформы ») — относительно новая тенденция в полупроводниковой промышленности, что приводит к некоторым изменениям в его определении. Однако основная предпосылка структурированной ASIC заключается в том, что время производственного цикла и время цикла проектирования сокращаются по сравнению с ASIC на основе ячеек благодаря наличию заранее определенных металлических слоев (что сокращает время производства) и предварительной характеристики того, что находится на кристалле (что сокращает время цикла проектирования).

Определение из «Основ встраиваемых систем» гласит:

В конструкции «структурированной ASIC» уровни логической маски устройства предварительно определяются поставщиком ASIC (или, в некоторых случаях, третьей стороной). Дифференциация и индивидуализация конструкции достигаются за счет создания пользовательских металлических слоев, которые создают индивидуальные соединения между предопределенными логическими элементами нижнего уровня. Технология «структурированных ASIC» рассматривается как преодоление разрыва между программируемыми вентильными матрицами и конструкциями ASIC со «стандартной ячейкой». Поскольку только небольшое количество слоев чипа должно быть изготовлено по индивидуальному заказу, конструкции «структурированных ASIC» имеют гораздо меньшие единовременные затраты (NRE), чем чипы «стандартных ячеек» или «полностью заказные» чипы, которые требуют, чтобы полный набор масок производиться для любого дизайна.

— Основы встроенных систем

По сути, это то же определение, что и вентильная матрица. Что отличает структурированную ASIC от матрицы вентилей, так это то, что в матрице вентилей заранее определенные металлические слои служат для ускорения производственного цикла. В структурированных ASIC использование предопределенной металлизации предназначено в первую очередь для снижения стоимости наборов масок, а также для значительного сокращения времени цикла проектирования.

Например, в конструкции на основе ячеек или вентильной матрицы пользователю часто приходится самому разрабатывать структуры питания, тактовой частоты и тестирования. Напротив, они предопределены в большинстве структурированных ASIC и, следовательно, могут сэкономить время и деньги разработчика по сравнению с конструкциями на основе вентильных матриц. Аналогичным образом, инструменты проектирования, используемые для структурированных ASIC, могут быть существенно дешевле и проще (быстрее) в использовании, чем инструменты на основе ячеек, поскольку им не нужно выполнять все функции, которые выполняют инструменты на основе ячеек. В некоторых случаях поставщик структурированных ASIC требует использования специальных инструментов для своего устройства (например, специального физического синтеза), что также позволяет быстрее внедрить проект в производство.

Библиотеки ячеек, IP-проектирование, аппаратные

Библиотеки ячеек логических примитивов обычно предоставляются производителем устройства в рамках услуги. Хотя они не понесут никаких дополнительных затрат, на их выпуск будут распространяться условия соглашения о неразглашении (NDA), и производитель будет рассматривать их как интеллектуальную собственность. Обычно их физическая конструкция заранее определена, поэтому их можно назвать «жесткими макросами».

То, что большинство инженеров понимают под « интеллектуальной собственностью », — это IP-ядра , конструкции, приобретенные у третьих лиц в качестве подкомпонентов более крупного ASIC. Они могут быть предоставлены в форме языка описания оборудования (часто называемого «мягким макросом») или в виде полностью маршрутизированного проекта, который можно напечатать непосредственно на маске ASIC (часто называемого «жестким макросом»). Многие организации теперь продают такие заранее разработанные ядра — процессоры, Ethernet, USB или телефонные интерфейсы — а более крупные организации могут иметь целый отдел или подразделение для производства ядер для остальной части организации. Компания ARM продает только IP-ядра, что делает ее производителем без производственных мощностей .

Действительно, широкий спектр функций, доступных сегодня в структурированных ASIC-схемах, является результатом феноменального развития электроники в конце 1990-х и начале 2000-х годов; Поскольку создание ядра требует много времени и инвестиций, его повторное использование и дальнейшее развитие значительно сокращают время производственного цикла и позволяют создавать более качественные продукты. Кроме того, организации , занимающиеся аппаратным обеспечением с открытым исходным кодом, такие как OpenCores, собирают бесплатные IP-ядра, параллельно движению программного обеспечения с открытым исходным кодом в проектировании оборудования.

Мягкие макросы часто не зависят от процесса (т.е. они могут быть изготовлены с использованием широкого спектра производственных процессов и от разных производителей). Жесткие макросы ограничены процессом, и обычно необходимо приложить дополнительные усилия по проектированию для миграции (переноса) на другой процесс или производителя.

Многопроектные пластины

Некоторые производители и конструкторские бюро микросхем предлагают многопроектное обслуживание пластин (MPW) как метод получения недорогих прототипов. Эти MPW, часто называемые шаттлами, состоящие из нескольких конструкций, курсируют через регулярные, запланированные интервалы времени по принципу «отключай и работай», обычно с ограниченной ответственностью со стороны производителя. Контракт предполагает поставку кристаллов или сборку и упаковку нескольких устройств. Услуга обычно включает в себя предоставление базы данных физического проектирования (т. е. маскировочной информации или ленты для генерации шаблонов (PG)). Производителя часто называют «кремниевым заводом» из-за его незначительного участия в процессе.

Стандартный продукт для конкретного применения

Renesas M66591GP: контроллер периферийных устройств USB2.0

или Стандартный продукт для конкретного приложения ASSP представляет собой интегральную схему , реализующую определенную функцию , востребованную широким рынком. В отличие от ASIC, которые сочетают в себе набор функций и разработаны одним клиентом или для одного клиента , ASSP доступны в виде готовых компонентов. ASSP используются во всех отраслях, от автомобилестроения до связи. Как правило, если вы можете найти конструкцию в датабуке . , то это, скорее всего, не ASIC, но есть и некоторые исключения

Например, две микросхемы, которые могут считаться или не считаться ASIC, — это микросхема контроллера для ПК и микросхема для модема . Оба эти примера относятся к конкретному приложению (что типично для ASIC), но продаются многим различным поставщикам систем (что типично для стандартных деталей). Подобные ASIC иногда называют стандартными продуктами для конкретных приложений (ASSP).

Примерами ASSP являются чип кодирования/декодирования, чип контроллера сетевого интерфейса Ethernet и т. д.

См. также

• Процессор набора инструкций для конкретного приложения (ASIP)
• Комплексное программируемое логическое устройство (СПЛУ)
• Автоматизация электронного проектирования (EDA или ECAD)
• Программируемая пользователем вентильная матрица (FPGA)
• Многопроектный чип (MPC)
• Очень крупномасштабная интеграция (СБИС)
• Система на кристалле (SoC)
• Аппаратное ускорение для обзора вычислений, основанных главным образом на аппаратном обеспечении.

Источники

• Барр, Кейт (2007). Проектирование ASIC в кремниевой песочнице: полное руководство по созданию интегральных схем смешанных сигналов . МакГроу Хилл Профессионал. ISBN  978-0-07-148161-8 .
• Энтони Катальдо (26 марта 2002 г.). «Xilinx стремится облегчить путь к созданию пользовательских FPGA» . ЭЭ Таймс . КМП Медиа, ООО. Архивировано из оригинала 29 сентября 2007 года . Проверено 14 декабря 2006 г.
• «Xilinx представляет FPGA нового поколения EasyPath по цене ниже структурированных ASIC» . IT-монитор EDP Weekly . Millin Publishing, Inc., 18 октября 2004 г.
• Гольшан, К. (2007). Основы физического проектирования: перспектива реализации проекта ASIC . Нью-Йорк: Спрингер. ISBN  978-0-387-36642-5 .

Внешние ссылки

• СМИ, связанные с интегральными схемами для конкретных приложений, на Викискладе?