Декодер адреса
В цифровой электронике декодер адреса — это двоичный декодер , который имеет два или более входов для адресных битов и один или несколько выходов для сигналов выбора устройства. [1] Когда адрес конкретного устройства появляется на входных адресных входах, декодер утверждает выход выбора для этого устройства. Выделенный декодер адреса с одним выходом может быть встроен в каждое устройство на адресной шине, или один декодер адреса может обслуживать несколько устройств. [2]
Один декодер адреса с n входными битами адреса может обслуживать до 2 н устройства. Некоторые представители 7400 серии интегральных схем могут использоваться в качестве декодеров адреса. Например, при использовании в качестве декодера адреса 74154 [3] обеспечивает четыре адресных входа и шестнадцать (т. е. 2 4 ) выходы селектора устройства. Декодер адреса — это особый вариант использования схемы двоичного декодера , известной как « демультиплексор » или «демультиплексор» (74154 обычно называют «демультиплексором от 4 до 16»), который помимо декодирования адреса имеет множество других применений.
Декодеры адресов являются фундаментальными строительными блоками систем, использующих шины . Они представлены во всех семействах и процессах интегральных схем, а также во всех стандартных FPGA и ASIC библиотеках . Они обсуждаются во вводных учебниках по проектированию цифровой логики. [1]
Декодер адреса выбирает ячейку памяти в памяти [ править ]
Декодер адреса — широко используемый компонент в микроэлектронике, который используется для выбора ячеек памяти в устройствах памяти со случайной адресацией.
Такая ячейка памяти состоит из фиксированного числа элементов или битов памяти. Декодер адреса подключается к адресной шине и считывает созданный там адрес. Используя специальную логику переключения, он использует этот адрес для расчета, к какой ячейке памяти необходимо получить доступ. Затем он выбирает эту ячейку, выбирая ее с помощью специальной линии управления. Эта строка также известна как строка выбора. В динамической памяти ( DRAM ) в матрице памяти имеются строки выбора строк и столбцов, которые управляются декодерами адреса, встроенными в микросхему.
В зависимости от типа декодера логика, используемая для выбора ячейки памяти, при определенных обстоятельствах может быть программируемой.
модуль памяти соответствующий адреса выбирает Декодер
Декодер адреса также используется для выбора подходящего одного из нескольких модулей памяти или микросхем памяти, когда конкретный адрес предоставляется адресной шиной процессорной системы.
Для этой цели модули памяти или микросхемы памяти имеют входы выбора, обычно называемые контактом выбора микросхемы (CS) или контактом включения микросхемы (CE). Эти входы часто имеют функцию отрицательной логики ( CS или CE ), т.е. Выбирается H. с соседним логическим нулем (низкий уровень напряжения).
Декодер адреса использует другую комбинаторную логику для размещения модулей памяти или микросхем в адресном пространстве процессора. Модули памяти часто имеют меньшую емкость, чем адресное пространство. В большинстве случаев можно использовать несколько модулей, даже если они полностью идентичны по структуре. Необходимо убедиться, что они различаются диапазоном адресов.
Ссылки [ править ]
- ^ Jump up to: Перейти обратно: а б Пол Горовиц и Уинфилд Хилл (1989). Искусство электроники (2-е изд.). Издательство Кембриджского университета. п. 685 766 . ISBN 978-0-521-37095-0 .
- ^ С. Дж. Кэхилл (1993). Цифровая и микропроцессорная техника (2-е изд.). Эллис Хорвуд. стр. 489–494. ISBN 978-0-13-213398-2 .
- ^ Техническое описание 74HCT154.
 | Эта о компьютерном оборудовании статья незавершена . Вы можете помочь Википедии, расширив ее . |