Сравнение архитектур наборов команд
Архитектура набора команд ( ISA ) — это абстрактная модель компьютера , также называемая компьютерной архитектурой . Реализация ISA называется реализацией . ISA допускает несколько реализаций, которые могут различаться по производительности , физическому размеру и денежной стоимости (среди прочего); потому что ISA служит интерфейсом между программным и аппаратным обеспечением . Программное обеспечение, написанное для ISA, может работать на разных реализациях одной и той же ISA. Это позволило легко достичь двоичной совместимости между компьютерами разных поколений и разработать семейства компьютеров. Обе эти разработки помогли снизить стоимость компьютеров и повысить их применимость. По этим причинам ISA является одной из наиболее важных абстракций в современных вычислениях .
ISA определяет все, на машинном языке что необходимо знать программисту для программирования компьютера. То, что определяет ISA, различается в разных ISA; В общем, ISA определяют поддерживаемые типы данных , их состояние (например, основная память и регистры ) и их семантику (например, согласованность памяти и режимы адресации ), набор команд (набор машинных инструкций , который включает в себя компьютерную память). машинный язык) и модель ввода/вывода .
Представление данных [ править ]
В первые десятилетия вычислительной техники существовали компьютеры, которые использовали двоичные и десятичные числа. [1] и даже троичный . [2] [3] Современные компьютеры почти исключительно двоичны.
Символы кодируются как строки битов или цифр с использованием самых разных наборов символов; даже внутри одного производителя существовали различия в наборе символов.
Целые числа кодируются различными представлениями , включая Sign_magnitude , дополнение единиц , дополнение двойки , двоичное смещение , дополнение девяток и дополнение десяти .
Точно так же числа с плавающей запятой кодируются различными представлениями знака, показателя степени и мантиссы . В современных машинах шестнадцатеричные форматы с плавающей запятой IBM и IEEE 754 с плавающей запятой в значительной степени вытеснили старые форматы.
Адреса обычно представляют собой целые числа без знака, генерируемые из комбинации полей в инструкции, данных из регистров и данных из хранилища; детали различаются в зависимости от архитектуры.
Биты [ править ]
Компьютерные архитектуры часто называют n - битными . Во-первых 3/4 , 60 20 века, n часто равно , 18 , 24 , 30 36 , 48 или . 12 Напоследок 1/3 В 39 20-го века n часто равно 8, 16 или 32, а в 21-м веке n часто равно 16, 32 или 64, но использовались и другие размеры (в том числе 6, , 128 ) . На самом деле это упрощение, поскольку компьютерная архитектура часто имеет несколько более или менее «естественных» размеров данных в наборе команд , но их аппаратная реализация может сильно отличаться. Многие архитектуры набора команд имеют инструкции, которые в некоторых реализациях этой архитектуры набора команд работают с размером в два и/или половину основных внутренних каналов данных процессора. Примерами этого являются Z80 , MC68000 и IBM System/360 . В таких типах реализаций операция вдвое большего размера обычно требует примерно в два раза больше тактовых циклов (что не относится к высокопроизводительным реализациям). Например, на 68000 это означает 8 тактов вместо 4, и этот конкретный чип можно описать как 32-битную архитектуру с 16-битной реализацией. Архитектура набора команд IBM System/360 является 32-битной, но некоторые модели серии System/360, такие как IBM System/360 Model 30 имеет меньшие внутренние пути к данным, в то время как другие, такие как 360/195 , имеют более крупные внутренние пути к данным. Ширина внешней шины данных не используется для определения ширины архитектуры; NS32008 , NS32016 и NS32032 по сути представляли собой один и тот же 32-битный чип с разными внешними шинами данных; NS32764 имел 64-битную шину и использовал 32-битный регистр. Ранние 32-битные микропроцессоры часто имели 24-битный адрес, как и процессоры System/360.
Цифры [ править ]
Во-первых 3/4 В . 20-го века десятичные компьютеры, ориентированные на слова, обычно имели 10-значный код [4] [5] [6] слова с отдельным знаком, используя все десять цифр в целых числах и две цифры для показателей степени [7] [5] в числах с плавающей запятой.
Порядок байтов [ править ]
Архитектура может использовать «большой» или «маленький» порядок байтов или и то, и другое, либо ее можно настроить для использования любого из них. Процессоры с прямым порядком байтов упорядочивают байты в памяти, причем младший байт многобайтового значения находится в ячейке памяти с наименьшим номером. Вместо этого в архитектурах с прямым порядком байтов байты располагаются так, чтобы старший байт располагался по адресу с наименьшим номером. Архитектура x86, а также некоторые 8-битные архитектуры имеют прямой порядок байтов. Большинство RISC- архитектур (SPARC, Power, PowerPC, MIPS) изначально были с прямым порядком байтов (ARM был с прямым порядком байтов), но многие из них (включая ARM) теперь можно настроить как на любой из них.
Порядок байтов применяется только к процессорам, которые позволяют индивидуальную адресацию единиц данных (например, байтов ), которые меньше , чем некоторые форматы данных.
Форматы инструкций [ править ]
Коды операций [ править ]
В некоторых архитектурах инструкция имеет один код операции. В других случаях некоторые инструкции имеют код операции и один или несколько модификаторов. Например, в IBM System/370 байт 0 — это код операции, но если байт 0 — это B2 16 , то байт 1 выбирает конкретную инструкцию, например, B205 16 — это тактовый сигнал хранилища (STCK).
Операнды [ править ]
Режимы адресации [ править ]
Архитектуры обычно позволяют инструкциям включать некоторую комбинацию режимов адресации операндов.
- Прямой
- Инструкция указывает полный (виртуальный) адрес
- Немедленный
- Инструкция указывает значение, а не адрес.
- Индексировано
- Инструкция определяет регистр, который будет использоваться в качестве индекса. В некоторых архитектурах индекс масштабируется по длине операнда.
- Косвенный
- Инструкция определяет местоположение слова, описывающего операнд, возможно, используя несколько уровней индексации и косвенности.
- Усечено
- Базовое перемещение
- Инструкция определяет смещение по адресу в регистре.
- автоинкремент/ауродекремент
- Регистр, используемый для индексации, увеличивается или уменьшается на 1, размер операнда или явную дельту.
Количество операндов [ править ]
Количество операндов является одним из факторов, который может дать представление о производительности набора команд. Архитектура с тремя операндами (2 входа, 1 выход) позволит
А := Б + С
быть вычислено в одной инструкции
ДОБАВИТЬ Б, С, А
Архитектура с двумя операндами (1 вход, 1 вход и выход) позволит
А := А + Б
быть вычислено в одной инструкции
ДОБАВИТЬ Б, А
но требует этого
А := Б + С
сделать в двух инструкциях
ДВИЖЕНИЕ Б, А ДОБАВИТЬ С, А
Длина кодирования [ править ]
Как видно из таблицы ниже, некоторые наборы инструкций имеют очень простую фиксированную длину кодирования, а другие имеют переменную длину. Обычно это RISC- архитектуры с фиксированной длиной кодирования и CISC- архитектуры с переменной длиной, но не всегда.
Наборы инструкций [ править ]
 | Этот раздел может сбивать с толку или быть неясным для читателей . В частности, понятия «открытый» и «без лицензионных отчислений» не определены, и большинство записей не имеют источников. ( Октябрь 2021 г. ) |
В таблице ниже сравниваются основные сведения об архитектуре набора команд.
Примечания:
- Обычно количество регистров представляет собой степень двойки , например 8, 16, 32. В некоторых случаях псевдорегистр с фиксированным нулевым значением включается как «часть» файлов регистров архитектур, в основном для упрощения режимов индексации. В столбце «Регистры» учитываются только целочисленные «регистры», которые в любой момент могут использоваться общими инструкциями. Архитектуры всегда включают регистры специального назначения, такие как счетчик программ (ПК). Они не учитываются, если не упомянуты. Обратите внимание, что некоторые архитектуры, такие как SPARC, имеют окна регистров ; для этих архитектур счетчик указывает, сколько регистров доступно в окне регистров. неархитектурные регистры для переименования регистров . Также не учитываются
- В столбце «Тип» «Регистр-Регистр» является синонимом общего типа архитектуры « загрузка-сохранение », что означает, что ни одна инструкция не может напрямую обращаться к памяти, за исключением некоторых специальных, т.е. загрузки в регистры или сохранения из них. ), за возможными исключениями инструкций блокировки памяти для атомарных операций.
- В столбце «Порядок байтов» значение «Bi» означает, что порядок байтов можно настроить.
| Архи- текстура |
Биты | Версия | Вступление- вызванный |
Макс # операнды |
Тип | Дизайн | Регистры (исключая FP/вектор) |
Кодирование инструкций | филиала Оценка | Эндиан- ность |
Расширения | Открыть | Роялти бесплатно |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 6502 | 8 | 1975 | 1 | Регистрация–Память | ЦИСК | 3 | Переменная (от 8 до 24 бит) | Регистр условий | Маленький | ||||
| 6800 | 8 | 1974 | 1 | Регистрация–Память | ЦИСК | 3 | Переменная (от 8 до 24 бит) | Регистр условий | Большой | ||||
| 6809 | 8 | 1978 | 1 | Регистрация–Память | ЦИСК | 5 | Переменная (от 8 до 32 бит) | Регистр условий | Большой | ||||
| 680x0 | 32 | 1979 | 2 | Регистрация–Память | ЦИСК | 8 данных и 8 адресов | Переменная | Регистр условий | Большой | ||||
| 8080 | 8 | 1974 | 2 | Регистрация–Память | ЦИСК | 7 | Переменная (от 8 до 24 бит) | Регистр условий | Маленький | ||||
| 8051 | 32 (8→32) | 1977? | 1 | Регистрация–Регистрация | ЦИСК |
|
Переменная (от 8 до 24 бит) | Сравнить и разветвить | Маленький | ||||
| х86 | 16, 32, 64 (16→32→64) |
версия 4 (x86-64) | 1978 | 2 (целое) 3 ( АВХ ) [а] 4 ( FMA4 и VPBLENDVPx) [8] |
Регистрация–Память | ЦИСК |
|
Переменная (8086 ~ 80386: переменная от 1 до 6 байт/с MMU + Intel SDK, 80486: от 2 до 5 байт с префиксом, Pentium и выше: от 2 до 4 байтов с префиксом, x64: 4-байтовый префикс, сторонняя эмуляция x86: От 1 до 15 байт без префикса и MMU SSE/MMX: 4 байта/с префиксом AVX: 8 байт/с префиксом. | Код состояния | Маленький | x87 , IA-32 , MMX , 3DNow! , ССЕ , SSE2 , PAE , x86-64 , SSE3 , SSSE3 , SSE4 , ИМТ , AVX , AES , FMA , XOP , F16C |
Нет | Нет |
| Альфа | 64 | 1992 | 3 | Регистрация–Регистрация | РИСК | 32 (включая «ноль») | Исправлено (32-разрядное) | Регистр условий | С | МВИ , БВХ , ИСПРАВИТЬ , 19 | Нет | ||
| АРК | 16/32/64 (32→64) | ARCv3 [9] | 1996 | 3 | Регистрация–Регистрация | РИСК | 16 или 32, включая СП пользователь может увеличить до 60 |
Переменная (16- или 32-битная) | Сравнить и разветвить | С | APEX Пользовательские инструкции | ||
| АРМ/А32 | 32 | ARMv1–v9 | 1983 | 3 | Регистрация–Регистрация | РИСК |
|
Исправлено (32-разрядное) | Код состояния | С | НЕОН, Джазель , ВФП , TrustZone , ЛПАЭ |
Нет | |
| Большой палец/T32 | 32 | ARMv4T-ARMv8 | 1994 | 3 | Регистрация–Регистрация | РИСК |
|
Thumb: фиксированный (16 бит) , Thumb-2: Переменная (16- или 32-битная) |
Код состояния | С | НЕОН, Джазель , ВФП , TrustZone , ЛПАЭ |
Нет | |
| Арм64/А64 | 64 | v8.9-А/v9.4-А, [10] Армв8-Р [11] | 2011 [12] | 3 | Регистрация–Регистрация | РИСК | 32 (включая указатель стека/нулевой регистр) | Фиксированный (32-битный) , переменный (32-битный или 64-битный для FMA4 с 32-битным префиксом) [13] ) | Код состояния | С | ВСЁ и ВСЁ2 | Нет | |
| АВР | 8 | 1997 | 2 | Регистрация–Регистрация | РИСК | 32 16 по «сокращенной архитектуре» |
Переменная (в основном 16-битная, четыре инструкции 32-битные) | Регистр состояний, пропустить обусловленный на вводе/выводе или общее назначение регистровый бит, сравни и пропусти |
Маленький | ||||
| АВР32 | 32 | Версия 2 | 2006 | 2–3 | РИСК | 15 | Переменная [14] | Большой | виртуальная машина Java | ||||
| Черноперый | 32 | 2000 | 3 [15] | Регистрация–Регистрация | РИСК [16] | 2 аккумулятора
8 регистров данных 8 регистров указателей 4 индексных регистра 4 буферных регистра |
Переменная ( 16- или 32-битная ) | Код состояния | Маленький [17] | ||||
| CDC Верхняя серия 3000 | 48 | 1963 | 3 | Регистрация–Память | ЦИСК | 48-битный регистр A, 48-битный регистр Q, 6 15-битных регистров B, разное | Переменная (24- или 48-битная) | Несколько типов прыжков и прыжков | Большой | ||||
| КДЦ 6000 Центральный процессор (ЦП) |
60 | 1964 | 3 | Регистрация–Регистрация | н/д [б] | 24 (8 18-битных регистров адреса, 8 18-битных индексных регистров, 8 60-битных операндов.) |
Переменная (15-, 30- или 60-битная) | Сравнить и разветвить | н/д [с] | Сравнить/переместить единицу измерения | Нет | Нет | |
| КДЦ 6000 Периферийный процессор (ПП) |
12 | 1964 | 1 или 2 | Регистрация–Память | ЦИСК | 1 18-битный регистр A, ячейки 1–63 служат индексными регистрами для некоторых инструкций. | Переменная (12- или 24-битная) | Тестовый регистр, тестовый канал | н/д [д] | дополнительные периферийные процессоры | Нет | Нет | |
| Крузо (родной VLIW) |
32 [18] | 2000 | 1 | Регистрация–Регистрация | ВЛИВ [18] [19] | Переменная (64- или 128-битная в собственном режиме, 15 байт в эмуляции x86) [19] | Код состояния [18] | Маленький | |||||
| Эльбрус 2000 (родной VLIW) |
64 | v6 | 2007 | 1 | Регистрация–Регистрация [18] | ВЛИВ | 8–64 | 64 | Код состояния | Маленький | Динамическая трансляция «точно в срок»: x87 , IA-32 , MMX , SSE , SSE2 , x86-64 , SSE3 , AVX |
Нет | Нет |
| ДЛКС | 32 | ? | 1990 | 3 | ? | РИСК | 32 | Исправлено (32-разрядное) | ? | Большой | ? | Да | ? |
| eSi-ОБОГРЕВ | 16/32 | 2009 | 3 | Регистрация–Регистрация | РИСК | 8–72 | Переменная (16- или 32-битная) | Сравнить и разветвить и регистр условий |
С | Пользовательские инструкции | Нет | Нет | |
| iAPX 432 [20] | 32 | 1981 | 3 | Штабелируемая машина | ЦИСК | 0 | Переменная (от 6 до 321 бит) | Нет | Нет | ||||
| Итаний (ИА-64) |
64 | 2001 | Регистрация–Регистрация | ЭПИК | 128 | Исправлено (128-битные пакеты с 5-битным тегом шаблона и 3 инструкциями длиной 41 бит каждая) | Регистр условий | С (по выбору) |
Технология виртуализации Intel | Нет | Нет | ||
| ЛунгАрч | 32, 64 | 2021 | 4 | Регистрация–Регистрация | РИСК | 32 (включая «ноль») | Исправлено (32-разрядное) | Маленький | Нет | Нет | |||
| М32Р | 32 | 1997 | 3 | Регистрация–Регистрация | РИСК | 16 | Переменная (16- или 32-битная) | Регистр условий | С | ||||
| м88к | 32 | 1988 | 3 | Регистрация–Регистрация | РИСК | Исправлено (32-разрядное) | Большой | ||||||
| Мико32 | 32 | ? | 2006 | 3 | Регистрация–Регистрация | РИСК | 32 [21] | Исправлено (32-разрядное) | Сравнить и разветвить | Большой | Пользовательские инструкции | Да [22] | Да |
| МИПС | 64 (32→64) | 6 [23] [24] | 1981 | 1–3 | Регистрация–Регистрация | РИСК | 4–32 (включая «ноль») | Исправлено (32-разрядное) | Регистр условий | С | МДМС , МИПС-3D | Нет | Нет [25] [26] |
| ММИКС | 64 | ? | 1999 | 3 | Регистрация–Регистрация | РИСК | 256 | Исправлено (32-разрядное) | Регистр условий | Большой | ? | Да | Да |
| Ниос II | 32 | ? | 2000 | 3 | Регистрация–Регистрация | РИСК | 32 | Исправлено (32-разрядное) | Регистр условий | Маленький | Программный процессор, экземпляр которого можно создать на устройстве Altera FPGA. | Нет | Только на Altera/Intel FPGA |
| NS320xx | 32 | 1982 | 5 | Память-Память | ЦИСК | 8 | Переменная , закодированная Хаффманом , длиной до 23 байт. | Код состояния | Маленький | BitBlt инструкции | |||
| OpenRISC | 32, 64 | 1.4 [27] | 2000 | 3 | Регистрация–Регистрация | РИСК | 16 или 32 | Зафиксированный | Код состояния | С | ? | Да | Да |
| ПА-РИСК (ХП/ПА) |
64 (32→64) | 2.0 | 1986 | 3 | Регистрация–Регистрация | РИСК | 32 | Исправлено (32-разрядное) | Сравнить и разветвить | Большой → Би | МАКС | Нет | |
| ПДП-8 [28] | 12 | 1966 | Регистрация–Память | ЦИСК | 1 аккумулятор
1 регистр коэффициентов множителя |
Фиксированный (12-битный) | Регистр условий
Тест и ветка |
EAE (расширенный арифметический элемент) | |||||
| ПДП-11 | 16 | 1970 | 2 | Память-Память | ЦИСК | 8 (включает счетчик программ и указатель стека, хотя в качестве указателя стека может выступать любой регистр) | Переменная (16-, 32- или 48-битная) | Код состояния | Маленький | Расширенный набор команд, набор команд с плавающей запятой, процессор с плавающей запятой, набор коммерческих команд | Нет | Нет | |
| МОЩНОСТЬ , PowerPC , Мощность ISA | 32/64 (32→64) | 3.1 [29] | 1990 | 3 (в основном). FMA, LD/ST-обновление | Регистрация–Регистрация | РИСК | 32 GPR, 8 4-битных полей условий, регистр связи, регистр счетчика | Фиксированная (32-разрядная версия) , переменная (32- или 64-разрядная версия с префиксом 32-разрядной версии). [29] ) | Код условия, автоматическое уменьшение счетчика ветвей | С | AltiVec , APU, VSX , Cell , с плавающей запятой, помощник умножения матриц | Да | Да |
| РИСК-V | 32, 64, 128 | 20191213 [30] | 2010 | 3 | Регистрация–Регистрация | РИСК | 32 (включая «ноль») | Переменная | Сравнить и разветвить | Маленький | ? | Да | Да |
| прием | 64/32/16 | 2000 | 3 | Память-Память | ЦИСК | 4 целых числа + 4 адреса | Переменная | Сравнить и разветвить | Маленький | Нет | |||
| S+ядро | 16/32 | 2005 | РИСК | Маленький | |||||||||
| СПАРК | 64 (32→64) | ОСА2017 [31] | 1985 | 3 | Регистрация–Регистрация | РИСК | 32 (включая «ноль») | Исправлено (32-разрядное) | Код состояния | Большой → Би | ВИС | Да | Да [32] |
| СуперХ (SH) | 32 | ? | 1994 | 2 | Регистрация–Регистрация Регистрация–Память |
РИСК | 16 | Фиксированный (16- или 32-битный) , переменный | Код состояния (один бит) |
С | ? | Да | Да |
| Система/360 Система/370 з/Архитектура |
64 (32→64) | 1964 | 2 (большинство) 3 (FMA, отчетливый возможность операндов) 4 (некоторые векторные инст.) |
Регистрация–Память Память-Память Регистрация–Регистрация |
ЦИСК | 16 генералов 16 контрольных (S/370 и новее) 16 доступ (ESA/370 и новее) |
Переменная (16-, 32- или 48-битная) | Код состояния, автоматическое увеличение счетчика ветвей и сравнение, автоматическое увеличение счетчика ветвей. | Большой | Нет | Нет | ||
| TMS320 Серия C6000 | 32 | 1983 | 3 | Регистрация-Регистрация | ВЛИВ | 32 на C67x 64 на C67x+ |
Исправлено (256-битные пакеты по 8 инструкций длиной 32 бита каждая) | Регистр условий | С | Нет | Нет | ||
| Транспьютер | 32 (4→64) | 1987 | 1 | Штабелируемая машина | РАЗНОЕ | 3 (как стек) | Фиксированный (8-битный) | Сравнить и разветвить | Маленький | ||||
| ВАКС | 32 | 1977 | 6 | Память-Память | ЦИСК | 16 | Переменная | Код состояния, сравнение и разветвление | Маленький | Нет | |||
| Z80 | 8 | 1976 | 2 | Регистрация–Память | ЦИСК | 17 | Переменная (от 8 до 32 бит) | Регистр условий | Маленький | ||||
| Архи- текстура |
Биты | Версия | Вступление- вызванный |
Макс # операнды |
Тип | Дизайн | Регистры (исключая FP/вектор) |
Кодирование инструкций | филиала Оценка | Эндиан- ность |
Расширения | Открыть | Роялти бесплатно |
См. также [ править ]
- Центральный процессор (ЦП)
- Дизайн процессора
- Сравнение микроархитектур процессоров
- Архитектура набора команд
- Микропроцессор
- Тест (вычисления)
Примечания [ править ]
- ^ Инструкции LEA (все процессоры) и IMUL-immediate (80186 и новее) принимают три операнда; большинство других инструкций базового целого числа ISA принимают не более двух операндов.
- ^ частично RISC: архитектура загрузки/хранения и простые режимы адресации, частично CISC: три длины инструкций и отсутствие синхронизации одной инструкции
- ^ Поскольку память представляет собой массив 60-битных слов без средств доступа к подединицам, сравнение с прямым порядком байтов по прямому порядку байтов не имеет смысла. Дополнительный модуль CMU использует семантику с прямым порядком байтов.
- ^ Поскольку память представляет собой массив 12-битных слов без средств доступа к подединицам, сравнение с прямым порядком байтов по прямому порядку байтов не имеет смысла.
Ссылки [ править ]
- ^ да Круз, Франк (18 октября 2004 г.). «Калькулятор исследований военно-морских боеприпасов IBM» . История вычислительной техники Колумбийского университета . Проверено 8 мая 2024 г.
- ^ "Российский виртуальный компьютерный музей _ Зал славы _ Николая Петровича Брусенцова" .
- ^ Трогеманн, Георг; Нитусов Александр Юрьевич; Эрнст, Вольфганг (2001). Вычислительная техника в России: раскрыта история компьютерных устройств и информационных технологий . Vieweg+Teubner Verlag. С. 19, 55, 57, 91, 104–107. ISBN 978-3-528-05757-2 . .
- ^ Машина обработки данных с магнитным барабаном 650 (PDF) . ИБМ . Июнь 1955 г. 22-6060-2 . Проверено 8 мая 2024 г.
- ^ Перейти обратно: а б IBM 7070-7074 Принципы работы (PDF) . Справочная библиотека систем. ИБМ . 1962. ГА22-7003-6 . Проверено 8 мая 2024 г.
- ^ Твердотельный компьютер UNIVAC® 80 (PDF) . Корпорация Сперри Рэнд . 1959. У1742.1р3 . Проверено 8 мая 2024 г.
- ^ Дополнительные возможности IBM 650 MDDPM — Индексирующие аккумуляторы — Десятичная арифметика с плавающей запятой — Расширенная запись (PDF) . ИБМ . 1955. 22-6258-0 . Проверено 8 мая 2024 г.
- ^ «Руководство программиста по архитектуре AMD64, том 6: 128-битные и 256-битные инструкции XOP и FMA4» (PDF) . АМД . Ноябрь 2009 года.
- ^ «Synopsys представляет новый 64-битный процессор ARC IP, обеспечивающий трехкратное увеличение производительности для высокопроизводительных встраиваемых приложений» .
- ^ «Развитие архитектуры Arm A-Profile 2022 — Блог об архитектурах и процессорах — Блоги сообщества Arm — Сообщество Arm» . сообщество.arm.com . 29 сентября 2022 г. Проверено 9 декабря 2022 г.
- ^ Фрумусану, Андрей (3 сентября 2020 г.). «ARM анонсировала Cortex-R82: первый 64-битный процессор реального времени» . АнандТех .
- ^ «ARM становится 64-битной с новой архитектурой чипов ARMv8» . Компьютерный мир . 27 октября 2011 года . Проверено 8 мая 2024 г.
- ^ Тосио Ёсида. «Конференция Hot Chips 30; брифинг Fujitsu» (PDF) . Фуджицу. Архивировано из оригинала (PDF) 5 декабря 2020 г.
- ^ «Архитектурный документ AVR32» (PDF) . Атмел . Проверено 8 мая 2024 г.
- ^ «Руководство по Blackfin» (PDF) . аналог.com .
- ^ «Обзор архитектуры процессора Blackfin» . Аналоговые устройства . Проверено 8 мая 2024 г.
- ^ «Архитектура памяти Blackfin» . Аналоговые устройства . Архивировано из оригинала 16 июня 2011 г. Проверено 18 декабря 2009 г.
- ^ Перейти обратно: а б с д Это «Разоблачение Крузо: архитектура Transmeta TM5xxx 2» . Реальные мировые технологии.
- ^ Перейти обратно: а б с Александр Клайбер (январь 2000 г.). «Технология процессоров Crusoe» (PDF) . Корпорация Трансмета . Проверено 6 декабря 2013 г.
- ^ Корпорация Интел (1981). Введение в архитектуру iAPX 432 (PDF) . стр. iii.
- ^ «Архитектура LatticeMico32» . Решетка полупроводника . Архивировано из оригинала 23 июня 2010 года.
- ^ «Лицензирование открытого исходного кода LatticeMico32» . Решетка полупроводника . Архивировано из оригинала 20 июня 2010 года.
- ^ Архитектура MIPS64 для программистов: выпуск 6
- ^ Архитектура MIPS32 для программистов: выпуск 6
- ^ Открытие MIPS
- ^ «Wave Computing завершает свою открытую инициативу MIPS с немедленным эффектом и нулевым предупреждением» .
- ^ Изменения архитектуры OpenRISC
- ^ «Руководство пользователя PDP-8» (PDF) . bitsavers.org . 16 февраля 2019 г.
- ^ Перейти обратно: а б «Power ISA версии 3.1» . openpowerfoundation.org. 01.05.2020 . Проверено 20 октября 2021 г.
- ^ «Спецификации RISC-V ISA» . Проверено 17 июня 2019 г.
- ^ Документация по процессору Oracle SPARC
- ^ Лицензия на архитектуру SPARC