Jump to content

256-битные вычисления

В компьютерной архитектуре 256 -битные целые числа , адреса памяти или другие единицы данных — это те, которые имеют ширину 256 бит (32 октета ). Кроме того, архитектуры 256-битного центрального процессора (ЦП) и арифметико-логического устройства (АЛУ) основаны на регистрах , адресных шинах или шинах данных такого размера.В настоящее время не существует основных процессоров общего назначения, предназначенных для работы с 256-битными целыми числами или адресами, хотя ряд процессоров действительно работают с 256-битными данными.

Представительство [ править ]

256-битный регистр может хранить 2 256 разные ценности. Диапазон целочисленных значений, которые могут храниться в 256 битах, зависит от используемого целочисленного представления .

Максимальное значение беззнакового 256-битного целого числа равно 2. 256 - 1, записанное в десятичной форме как 115 792 089 237 316 195 423 570 985 008 687 907 853 269 984 665 640 564 039 457 584 007 913 129 639 935 или примерно как 1,157 9 х 10 77 .

256-битные процессоры могут использоваться для прямой адресации до 2 256 байты. уже 2 128 (для 128-битной адресации) значительно превысит общий объем данных, хранящихся на Земле по состоянию на 2018 год, который, по оценкам, составляет около 33,3 зеттабайт (более 2 74 байты). [1]

История [ править ]

Xbox 360 была первой игровой консолью высокого разрешения, в которой использовался ATI Technologies 256-битный графический процессор Xenos. [2] до появления нынешних игровых консолей, особенно Nintendo Switch .

Некоторые шины в более новой системе на кристалле (например, Tegra , разработанной Nvidia ) используют 64-битную, 128-битную, 256-битную или более высокую версию.

Аппаратное обеспечение [ править ]

Ноутбук с Efficeon процессором

ЦП оснащены SIMD наборами инструкций ( расширенные векторные расширения , набор инструкций FMA и т. д.), где 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой , и одна инструкция может работать со всеми эти значения параллельно. Однако эти процессоры не оперируют отдельными числами длиной 256 двоичных цифр, только их регистры имеют размер 256 бит. Двоичные цифры встречаются вместе в 128-битных коллекциях.

Современные чипы графического процессора могут обрабатывать данные по 256-битной шине памяти (или, возможно, по 512-битной шине с HBM3). [3] ).

Процессор Efficeon представлял собой Transmeta второго поколения компании 256-битную конструкцию VLIW , в которой использовался программный механизм для преобразования кода, написанного для процессоров x86 , в собственный набор команд чипа. [4] [5]

, DARPA В 2002 году система Data-Intensious Architecture (DIVA), финансируемая 256-битный тракт данных «процессор в памяти » (PIM) включала в себя 5-ступенчатый конвейерный , дополненный файлом регистров и блоками ALU в процессоре «WideWord». [6]

Программное обеспечение [ править ]

См. также [ править ]

Ссылки [ править ]

  1. ^ Рейнзель, Дэвид; Ганц, Джон; Райднинг, Джон (ноябрь 2018 г.). Оцифровка мира (PDF) . ИДЦ. п. 6 . Проверено 27 октября 2022 г.
  2. ^ «Обзор Xbox 360: Xbox 360» . CNET . 15 февраля 2006 г.
  3. ^ Хардинг, Шарон (15 апреля 2021 г.). «Что такое HBM, HBM2 и HBM2E? Основное определение» . Аппаратное обеспечение Тома . Проверено 11 сентября 2021 г.
  4. ^ «Процессор Transmeta Efficeon TM8300» (PDF) . Корпорация Трансмета . Архивировано (PDF) из оригинала 10 февраля 2019 г.
  5. ^ Уильямс, Мартин (29 мая 2002 г.). «Transmeta раскрывает планы по процессору TM8000» . Мир ПК . Архивировано из оригинала 14 апреля 2010 года.
  6. ^ Дрейпер, Джеффри; Сондин, Джефф; Чанг У Кан (октябрь 2002 г.). Реализация 256-битного процессора WideWord для микросхемы обработки в памяти (PIM) архитектуры с интенсивным использованием данных (DIVA) (PDF) . Международная конференция по твердотельным схемам . Архивировано (PDF) из оригинала 29 августа 2017 года.
  7. ^ Уотсон, Роберт Н.М .; Нойманн, Питер Г .; Вудрафф, Джонатан; Андерсон, Джонатан; Андерсон, Росс ; Дэйв, Нирав; Лори, Бен ; Мур, Саймон В.; Мердок, Стивен Дж .; Паепс, Филип; Роу, Майкл; Саиди, Хассен (3 марта 2012 г.). «CHERI: исследовательская платформа, объединяющая аппаратную виртуализацию и защиту» (PDF) . Неопубликованный доклад семинара RESoLVE'12, 3 марта 2012 г., Лондон, Великобритания . НИИ . Международная лаборатория компьютерных наук
  8. ^ Борисенков, Дмитрий (23 октября 2019 г.). «[llvm-dev] RFC: не8-битные байты и цель для них» . Проверено 11 сентября 2021 г.
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 5c5b4cb861a861bced928ce1651b26ee__1695484680
URL1:https://arc.ask3.ru/arc/aa/5c/ee/5c5b4cb861a861bced928ce1651b26ee.html
Заголовок, (Title) документа по адресу, URL1:
256-bit computing - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)