Последовательная архитектура
В компьютерной архитектуре побитно -последовательные архитектуры отправляют данные по одному биту по одному проводу, в отличие от побитно-параллельных словесных архитектур, в которых значения данных передаются по всем битам или слову одновременно по группе проводов.
Все цифровые компьютеры, созданные до 1951 года, и большинство ранних машин с массовой параллельной обработкой использовали побитно-последовательную архитектуру — они были последовательными компьютерами .
Последовательные архитектуры были разработаны для цифровой обработки сигналов в 1960-1980-х годах, включая эффективные структуры для последовательного умножения и накопления битов. [1]
Процессор HP Nut , используемый во многих калькуляторах Hewlett-Packard, работал последовательно. [2]
Часто N последовательные процессоры занимают меньшую площадь FPGA и имеют более высокую общую производительность, чем одиночный N-битный параллельный процессор. [3]
См. также [ править ]
Ссылки [ править ]
- ^ Денайер, Питер Б .; Реншоу, Дэвид (1985). Обработка сигналов СБИС: побитовый подход . Серия систем СБИС. Аддисон-Уэсли . ISBN 978-0-201-13306-6 .
- ^ Смит, Эрик Л. «Суета» (9 августа 2023 г.). «Проблемы HP-15C CE: 1 ошибка, 2 ограничения, 3 вопроса» . MoHPC — Музей калькуляторов HP . Архивировано из оригинала 10 августа 2023 г. Проверено 24 сентября 2023 г.
- ^ Андрака., Раймонд Дж. «Создание высокопроизводительного последовательного битового процессора на ПЛИС» (PDF) .
Внешние ссылки [ править ]
- Применение технологии FPGA для ускорения метода конечных разностей во временной области (FDTD)
- BIT-Serial FIR-фильтры с коэффициентами CSD для FPGA
 | Эта по информатике статья незавершена . Вы можете помочь Википедии, расширив ее . |