Блок генерации адреса
Блок генерации адреса ( AGU ), иногда также называемый блоком вычисления адреса ( ACU ), [1] — это исполнительный блок внутри центральных процессоров (ЦП), который вычисляет адреса, используемые ЦП для доступа к основной памяти . количество циклов ЦП, необходимых для выполнения различных машинных инструкций , что приведет к повышению производительности. Благодаря тому, что вычисления адреса выполняются отдельной схемой, которая работает параллельно с остальной частью ЦП, можно уменьшить [2] [3]
При выполнении различных операций процессорам необходимо вычислять адреса памяти, необходимые для извлечения данных из памяти; например, позиции элементов массива в памяти должны быть рассчитаны до того, как ЦП сможет извлечь данные из реальных ячеек памяти. Эти вычисления по генерации адреса включают в себя различные арифметические операции с целыми числами , такие как сложение, вычитание, операции по модулю или сдвиг битов . Часто вычисление адреса памяти включает в себя более одной машинной инструкции общего назначения, которые не обязательно декодируются и выполняются быстро. Путем включения AGU в конструкцию ЦП, а также введения специализированных инструкций, использующих AGU, различные вычисления по генерации адреса могут быть разгружены от остальной части ЦП и часто могут выполняться быстро за один цикл ЦП. [2] [3]
Возможности AGU зависят от конкретного процессора и его архитектуры . Таким образом, некоторые AGU реализуют и предоставляют больше операций вычисления адреса, а некоторые также включают более сложные специализированные инструкции, которые могут работать с несколькими операндами одновременно. [2] [3] Более того, некоторые архитектуры ЦП включают несколько AGU, поэтому одновременно может выполняться более одной операции вычисления адреса, что обеспечивает дальнейшее повышение производительности за счет использования суперскалярной природы усовершенствованных конструкций ЦП. Например, Intel включает несколько AGU в свои Sandy Bridge и Haswell микроархитектуры , которые увеличивают пропускную способность подсистемы памяти ЦП, позволяя параллельно выполнять несколько инструкций доступа к памяти. [4] [5] [6]
См. также [ править ]
- Арифметико-логическое устройство (АЛУ) – цифровая схема, выполняющая арифметические и поразрядно-логические операции над целыми двоичными числами.
- Единица с плавающей запятой (FPU) – то же, что ALU, но для чисел с плавающей запятой.
- Блок загрузки-складирования
- Bulldozer (микроархитектура) - еще одна микроархитектура ЦП, включающая несколько AGU, разработанная AMD.
- Переименование регистров — метод, который повторно использует регистры ЦП и позволяет избежать ненужной сериализации программных операций.
- Станция резервирования - функция ЦП, которая позволяет использовать результаты различных операций в обход регистров ЦП.
- Исполнительная единица
Ссылки [ править ]
- ^ Корнелис Ван Беркель; Патрик Мьювиссен (12 января 2006 г.). «Блок генерации адреса для процессора (заявка на патент США 2006010255 А1)» . гугл.com . Проверено 8 декабря 2014 г.
- ↑ Перейти обратно: Перейти обратно: а б с «Глава 4: Блок генерации адреса (Руководство по семейству DSP56300)» (PDF) . ecee.colorado.edu . 16 сентября 1999 г. Архивировано из оригинала (PDF) 29 марта 2018 г. . Проверено 8 декабря 2014 г.
- ↑ Перейти обратно: Перейти обратно: а б с Дарек Михока (27 декабря 2000 г.). «Pentium 4: Раунд 1 – Intel вырывается вперед» . emulators.com . Проверено 8 декабря 2014 г.
- ^ Дэвид Кантер (25 сентября 2010 г.). «Микроархитектура Intel Sandy Bridge: подсистема памяти» . Realworldtech.com . Проверено 8 декабря 2014 г.
- ^ Дэвид Кантер (13 ноября 2012 г.). «Микроархитектура процессора Intel Haswell: иерархия памяти Haswell» . Realworldtech.com . Проверено 8 декабря 2014 г.
- ^ Пер Хаммарлунд (август 2013 г.). «Процессор Intel Core четвертого поколения под кодовым названием Haswell» (PDF) . hotchips.org . п. 25. Архивировано из оригинала (PDF) 5 июля 2016 года . Проверено 8 декабря 2014 г.
Внешние ссылки [ править ]
- Блок генерации адреса в семействе Motorola DSP56K , июнь 2003 г., Motorola
- Блок генерации адресов в приложениях DSP , сентябрь 2013 г., Андреас Элиар
- Информатика снизу вверх, Глава 3. Компьютерная архитектура , сентябрь 2013 г., Ян Винанд