Архитектура IBM POWER
| POWER , PowerPC и Power ISA. Архитектуры |
|---|
| NXP (ранее Freescale и Motorola) |
| ИБМ |
|
| IBM/Нинтендо |
| Другой |
| Ссылки по теме |
| Отменено выделено серым цветом , историческое — курсивом |
IBM POWER — это компьютера (ISA ) с сокращенным набором команд (RISC), архитектура набора команд разработанная IBM . Название является аббревиатурой от Performance Optimization With Enhanced RISC . [1]
ISA используется в качестве основы для высокопроизводительных микропроцессоров IBM в 1990-х годах и использовался во многих серверах, мини-компьютерах, рабочих станциях и суперкомпьютерах IBM. Эти процессоры называются POWER1 (RIOS-1, RIOS.9, RSC , RAD6000 ) и POWER2 (POWER2, POWER2+ и P2SC).
ISA превратилась в PowerPC архитектуру набора команд и была признана устаревшей в 1998 году, когда IBM представила процессор POWER3 , который в основном представлял собой 32/64-битный процессор PowerPC, но включал архитектуру IBM POWER для обратной совместимости. Затем от исходной архитектуры IBM POWER отказались. PowerPC превратился в третью Power ISA в 2006 году.
IBM продолжает разрабатывать ядра микропроцессоров PowerPC для использования в своих предложениях специализированных интегральных схем (ASIC). [ нужна ссылка ] Многие крупномасштабные приложения включают ядра PowerPC.
История [ править ]
Исследовательский проект 801 [ править ]
В 1974 году IBM начала проект, целью которого было создание большой телефонной коммутационной сети с потенциальной способностью обрабатывать не менее 300 вызовов в секунду. Планировалось, что для обработки каждого вызова при сохранении ответа в реальном времени потребуется 20 000 машинных инструкций, поэтому был признан необходимым процессор с производительностью 12 MIPS. [2] Это требование было чрезвычайно амбициозным для того времени, но было понятно, что можно обойтись без большей части сложности современных процессоров, поскольку этой машине нужно будет только выполнять ввод-вывод, переходы, добавление регистров-регистров, перемещение данных между регистрами и памяти, и ему не понадобятся специальные инструкции для выполнения сложных арифметических действий.
Эта простая философия проектирования, согласно которой каждый шаг сложной операции явно определяется одной машинной инструкцией, а все инструкции должны выполняться за одно и то же постоянное время, позже стала известна как RISC .
К 1975 году проект телефонного коммутатора был закрыт без прототипа. Однако по оценкам моделирования, проведенным в первый год проекта, казалось, что процессор, разработанный для этого проекта, может быть очень многообещающим процессором общего назначения, поэтому работа продолжалась в Исследовательского центра Томаса Дж. Уотсона здании № 801 на проект 801. [2]
1982 Проект « » Гепард
В течение двух лет в Исследовательском центре Уотсона исследовались суперскалярные ограничения конструкции 801, такие как возможность реализации конструкции с использованием нескольких функциональных блоков для повышения производительности, аналогично тому, что было сделано в IBM System / 360 Model 91 и CDC 6600 (хотя модель 91 была основана на конструкции CISC), чтобы определить, может ли RISC-машина поддерживать несколько инструкций за цикл или какие конструктивные изменения необходимо внести в конструкцию 801, чтобы обеспечить возможность использования нескольких модулей выполнения. .
Для повышения производительности в Cheetah были отдельные исполнительные блоки ветвления, с фиксированной запятой и с плавающей запятой. [3] [4] В конструкцию 801 было внесено множество изменений, позволяющих использовать несколько исполнительных модулей. Первоначально планировалось, что Cheetah будет производиться с использованием технологии биполярной эмиттерно-связанной логики (ECL), но к 1984 году дополнительная технология металл-оксид-полупроводник ( КМОП ) позволила повысить уровень интеграции схемы, одновременно улучшив характеристики транзисторной логики.
Американский проект [ править ]
В 1985 году в Исследовательском центре IBM Томаса Дж. Уотсона начались исследования RISC-архитектуры второго поколения, создавшие «архитектуру АМЕРИКИ»; [2] в 1986 году IBM Austin приступила к разработке серии RS/6000 на основе этой архитектуры. [3] [4]
МОЩНОСТЬ [ править ]
В феврале 1990 года первые компьютеры IBM с набором инструкций POWER назывались «RISC System/6000» или RS/6000 . Эти компьютеры RS/6000 были разделены на два класса: рабочие станции и серверы и, следовательно, представлены как POWERstation и POWERserver. ЦП RS/6000 имел две конфигурации, называемые «RIOS-1» и «RIOS.9» (или, чаще, ЦП « POWER1 »). Конфигурация RIOS-1 имела в общей сложности 10 дискретных микросхем — микросхему кэша инструкций, микросхему с фиксированной запятой, микросхему с плавающей запятой, 4 микросхемы кэша данных, микросхему управления хранилищем, микросхему ввода-вывода и микросхему часов. Более дешевая конфигурация RIOS.9 имела 8 дискретных микросхем - микросхему кэша инструкций, микросхему с фиксированной запятой, микросхему с плавающей запятой, 2 микросхемы кэша данных, микросхему управления хранилищем, микросхему ввода-вывода и микросхему часов.
Однокристальная реализация RIOS, RSC (что означает « Однокристальный RISC »), была разработана для младших моделей RS/6000; первые машины, использующие RSC, были выпущены в 1992 году.
СИЛА2 [ править ]
IBM начала разработку процессора POWER2 как преемника POWER1 за два года до создания в 1991 году альянса Apple/IBM/Motorola в Остине, штат Техас. Несмотря на то, что на запуск проекта Apple/IBM/Motorola повлияло отвлечение ресурсов, с момента запуска POWER2 до поставки системы прошло пять лет. Добавив в конструкцию второй блок с фиксированной запятой, второй блок с плавающей запятой и другие улучшения производительности, POWER2 достиг лидерских показателей на момент своего анонса в ноябре 1993 года.
В набор инструкций также были добавлены новые инструкции:
- Инструкции по хранению из четырех слов. Команда загрузки четырех слов перемещает два соседних значения двойной точности в два соседних регистра с плавающей запятой.
- Аппаратная инструкция извлечения квадратного корня.
- Инструкции преобразования чисел с плавающей запятой в целые числа.
Для поддержки линеек продуктов RS/6000 и RS/6000 SP2 в 1996 году у IBM была собственная группа разработчиков, реализовавшая однокристальную версию POWER2, P2SC («POWER2 Super Chip»), вне альянса Apple/IBM/Motorola в Самый продвинутый и плотный процесс CMOS-6S от IBM. P2SC объединил все отдельные микросхемы кэша инструкций POWER2, фиксированной и плавающей запятой, управления памятью и кэша данных на одном огромном кристалле. На момент своего появления P2SC был самым большим процессором с самым большим количеством транзисторов в отрасли. Несмотря на размер, сложность и усовершенствованный процесс CMOS, первую версию процессора с ленточным выводом удалось отгрузить, и на момент анонса она имела лидирующую производительность с плавающей запятой. P2SC был процессором, использованным в IBM Deep Blue шахматном суперкомпьютере 1997 года, который победил шахматного гроссмейстера Гарри Каспарова . Благодаря своим двойным сложным блокам с плавающей запятой MAF и огромным широким интерфейсам памяти с малой задержкой P2SC был в первую очередь ориентирован на инженерные и научные приложения. В конечном итоге на смену P2SC пришел POWER3, который включал в себя 64-разрядные возможности SMP и полный переход на PowerPC в дополнение к сложным сдвоенным блокам P2SC с плавающей запятой MAF.
Архитектура [ править ]
Конструкция POWER заимствована непосредственно из процессора 801 , который широко считается первым настоящим RISC-процессором. Модель 801 использовалась в ряде приложений внутри оборудования IBM. [2]
Примерно в то же время, когда был выпущен PC/RT, IBM начала проект «Америка » по разработке самого мощного процессора на рынке. Их интересовало прежде всего устранение двух проблем в конструкции 801:
- 801 требовал, чтобы все инструкции выполнялись за один такт , что исключало инструкции с плавающей запятой .
- Хотя декодер был конвейерным как побочный эффект этих однотактных операций, они не использовали суперскалярные эффекты.
Плавающая запятая стала центром внимания Американского проекта, и IBM смогла использовать новые алгоритмы, разработанные в начале 1980-х годов, которые могли поддерживать 64-битные операции умножения и деления двойной точности за один цикл. Часть FPU конструкции FPU, так и ALU (целочисленным) была отделена от декодера команд и целочисленных частей, что позволяло декодеру отправлять инструкции как исполнительным блокам одновременно. IBM дополнила это сложным декодером инструкций, который мог извлекать одну инструкцию, декодировать другую и отправлять ее в ALU и FPU одновременно, что привело к созданию одной из первых суперскалярных конструкций ЦП.
В системе использовались 32 32-битных целочисленных регистра и еще 32 64-битных регистра с плавающей запятой, каждый в своем собственном блоке. Филиал также включал в себя ряд «частных» регистров для собственного использования, включая программный счетчик .
Еще одна интересная особенность архитектуры — система виртуальных адресов , которая отображает все адреса в 52-битное пространство. Таким образом, приложения могут совместно использовать память в «плоском» 32-битном пространстве, и все программы могут иметь разные блоки по 32 бита каждый.
Приложение E книги I: Архитектура набора пользовательских инструкций PowerPC [5] Книги по архитектуре PowerPC, версия 2.02 [6] описывает различия между архитектурами набора команд POWER и POWER2 и версией архитектуры набора команд PowerPC, реализованной в POWER5.
См. также [ править ]
Ссылки [ править ]
- ^ Бакоглу, Х.Б.; Грохоски, Г.Ф.; Монтойе, РК (январь 1990 г.). «Процессор IBM RISC System/6000: обзор оборудования». Журнал исследований и разработок IBM . 34 (1): 12–22. дои : 10.1147/rd.341.0012 .
- ↑ Перейти обратно: Перейти обратно: а б с д Кок, Дж.; Маркштейн, В. (январь 1990 г.). «Эволюция технологии RISC в IBM» (PDF) . Журнал исследований и разработок IBM . 34 (1): 4–11. дои : 10.1147/rd.341.0004 .
- ↑ Перейти обратно: Перейти обратно: а б Джон Пол Шен; Микко Х. Липасти (30 июля 2013 г.). Проектирование современных процессоров: основы суперскалярных процессоров . Уэйвленд Пресс. п. 380. ИСБН 9781478610762 .
- ↑ Перейти обратно: Перейти обратно: а б Г. Ф. Грохоски (январь 1990 г.). «Машинная организация процессора IBM RISC System/6000». Журнал исследований и разработок IBM . 34 (1): 37–58. дои : 10.1147/rd.341.0037 .
- ^ Книга I: Архитектура набора пользовательских инструкций PowerPC
- ^ Книга по архитектуре PowerPC, версия 2.02
- Примечания
- Пиковер, Калифорния, изд. (январь 1990 г.). «Проблема процессора IBM RISC System/6000» . Журнал исследований и разработок IBM . 34 (1).
- Андерсон, С.; Белл, Р.; Гаага, Дж.; и др. (1998). RS/6000 для научных и технических вычислений: Руководство по внедрению и настройке POWER3 (PDF) . IBM Corp. SG24-5155-00. Архивировано из оригинала (PDF) 21 марта 2012 г. - дает дополнительную информацию о POWER1, POWER2 и POWER3.
- Солтис, Фрэнк Г. (1997). Внутри AS/400: описание серии AS/400e, 2-е издание . Пресса 29-й улицы. стр. 13–48. ISBN 978-1-882419-66-1 .
Дальнейшее чтение [ править ]
- Вайс, Шломо; Смит, Джеймс Эдвард (1994). МОЩНОСТЬ и PowerPC . Морган Кауфманн. ISBN 978-1558602793 . — Соответствующие части: Глава 1 (архитектура POWER), Глава 2 (как должна быть реализована архитектура), Глава 6 (дополнения, внесенные в архитектуру POWER2), Приложения A и C (описываются все инструкции POWER), Приложение F (описаны различия между архитектурами POWER и PowerPC)
- Дьюар, Роберт Б.К.; Смосна, Мэтью (1990). Микропроцессоры: взгляд программиста . МакГроу-Хилл. — Глава 12 описывает архитектуру POWER (называемую RIOS, ее прежнее название) и ее происхождение.
Внешние ссылки [ править ]
- POWER людям из Wayback Machine (архивировано 16 мая 2008 г.) - история IBM POWER и PowerPC.
- Когда PowerPC не PowerPC? в Wayback Machine (архивировано 15 апреля 2012 г.) - История архитектуры POWER, Фрэнк Солтис.
- 27 лет IBM RISC на Wayback Machine (архивировано 21 февраля 2016 г.)
