МОЩНОСТЬ2
 | Эта статья включает список общих ссылок , но в ней отсутствуют достаточные соответствующие встроенные цитаты . ( сентябрь 2017 г. ) |
 POWER2 МСМ | |
| Общая информация | |
|---|---|
| Запущен | 1993 |
| Разработано | ИБМ |
| Архитектура и классификация | |
| Набор инструкций | СИЛА ОДИН |
| История | |
| Предшественник | МОЩНОСТЬ1 |
| Преемник | СИЛА3 |
| POWER , PowerPC и Power ISA. Архитектуры |
|---|
| NXP (ранее Freescale и Motorola) |
| ИБМ |
|
| IBM/Нинтендо |
| Другой |
| Ссылки по теме |
| Отменено выделено серым цветом , историческое — курсивом |
POWER2 RIOS2 , первоначально называвшийся , , представляет собой процессор разработанный IBM и реализовавший POWER архитектуру набора команд . POWER2 был преемником POWER1 , дебютировавшим в сентябре 1993 года в составе систем IBM RS/6000 . На момент своего появления POWER2 был самым быстрым микропроцессором, превосходящим Alpha 21064 . Когда в 1993 году была представлена Alpha 21064A, POWER2 потерял лидерство и стал вторым. IBM заявила, что производительность POWER2 с частотой 62,5 МГц составила 73,3 SPECint92 и 134,6 SPECfp92.
с открытым исходным кодом Компилятор GCC удалил поддержку POWER1 (RIOS) и POWER2 (RIOS2) в версии 4.5. [1]
Описание
[ редактировать ]
Усовершенствования по сравнению с POWER1 включали усовершенствования в архитектуре набора команд POWER (состоящие из новых пользовательских и системных инструкций и других функций, связанных с системой), более высокие тактовые частоты (от 55 до 71,5 МГц), дополнительный блок с фиксированной запятой и модуль с плавающей запятой , больший размер Кэш инструкций объемом 32 КБ и кэш данных большего размера — 128 или 256 КБ. POWER2 представлял собой многочиповую конструкцию, состоящую из шести или восьми полузаказных интегральных схем, в зависимости от объема кэша данных (конфигурация 256 КБ требовала восьми микросхем). Разделение конструкции было идентично конструкции POWER1: микросхема блока кэша инструкций, микросхема блока с фиксированной запятой, микросхема блока с плавающей запятой, микросхема блока управления хранилищем и две или четыре микросхемы блока кэширования данных.
Восьмичиповая конфигурация содержит в общей сложности 23 миллиона транзисторов и общую площадь кристалла 1215 мм. 2 . Чипы производятся IBM по КМОП-процессу 0,72 мкм. [2] который имеет эффективную длину канала 0,45 мкм; и один слой поликремния и четыре слоя металлического межсоединения. [3] Чипы упакованы в керамический многочиповый модуль (MCM) размером 64 на 64 мм.
МОЩНОСТЬ2+
[ редактировать ]
Улучшенная версия POWER2, оптимизированная для обработки транзакций, была представлена в мае 1994 года как POWER2+. Рабочие нагрузки обработки транзакций улучшились за счет добавления кэша L2 емкостью 512 КБ, 1 МБ и 2 МБ. Этот кэш был реализован вне пакета с пакетными SRAM, соответствующими отраслевым стандартам. Кэш подключался к POWER2+ по 64-битной (для младших систем) или 128-битной шине (для старших систем). Кэш имел прямое отображение , имел размер строки 128 байт и имел сквозную запись . Теги кэша содержались в микросхеме блока управления хранилищем. POWER2+ имеет более узкую 64- или 128-битную шину памяти и меньший кэш данных размером 64 или 128 КБ. Поскольку кэш-памяти меньше, в результате микросхемы блока кэширования данных становятся меньше, и обновленная микросхема блока управления памятью также меньше. Целью конфигурации с шестью чипами было снижение стоимости, поэтому чипы упаковываются в корпус с шариковым соединением (SBC) вместо MCM.
Суперчип POWER2 (P2SC)
[ редактировать ]
POWER2 Super Chip (P2SC) был выпущен в октябре 1996 года. [4] как преемник POWER2. Это была однокристальная реализация восьмичипового процессора POWER2, объединяющая 15 миллионов транзисторов на 335-мм кристалле. 2 кристалл изготовлен по пятислойной металлической технологии CMOS-6S компании IBM толщиной 0,29 мкм. Первая версия работала на частоте 120 или 135 МГц, что почти в два раза быстрее, чем POWER2 на частоте 71,5 МГц, при этом шины памяти и ввода-вывода работали на половинной скорости для поддержки более высокой тактовой частоты. IBM заявила, что производительность этой версии составила 5,5 SPECint95_base и 14,5 SPECfp95_base. На Микропроцессорном форуме в октябре 1997 года было объявлено о более быстрой детали с частотой 160 МГц, изготовленной по технологии CMOS-6S2 0,25 мкм.
P2SC не был полной копией POWER2, емкость кэша данных L1 и резервного буфера трансляции данных (TLB) была уменьшена вдвое до 128 КБ и 256 записей соответственно, а редко используемая функция, которая блокировала записи в TLB, не была реализована в чтобы уместить оригинальный дизайн на одном штампе.
На смену P2SC пришел POWER3 в качестве флагманского микропроцессора IBM в линейке RS/6000 в 1998 году. Заметным примером использования P2SC стал 30-узловой суперкомпьютер IBM Deep Blue , который обыграл чемпиона мира Гарри Каспарова в шахматы в 1997 году. Возможности игры в шахматы были результатом того, что его экспертная система работала на специальных чипах VLSI , а не на P2SC.
См. также
[ редактировать ]Примечания
[ редактировать ]- ^ «Серия выпусков GCC 4.5 — изменения, новые функции и исправления — Проект GNU — Фонд свободного программного обеспечения (FSF)» . gcc.gnu.org .
- ↑ август 1996 г.
- ^ Белый 1994
- ^ Смит, Норрис Паркер (11 октября 1996 г.). «IBM ВЫПУСКАЕТ СОВЕРШЕННО НОВОЕ СЕМЕЙСТВО ЧИПОВ ДЛЯ ЛИНИИ RS/6000» . hocwire.com . Проверено 21 декабря 2021 г.
Ссылки
[ редактировать ]- Барре, Дж.И.; Голла, RT; Аримилли, Л.Б.; Джордан, Пи Джей (сентябрь 1994 г.). «Блок кэша инструкций POWER2». Журнал исследований и разработок IBM . 38 (5): 537–544. дои : 10.1147/rd.385.0537 .
- Болл, Ричард (15 октября 1997 г.). «Чипвилл США». Еженедельник электроники .
- ДеТар, Джим (22 августа 1994 г.). «IBM подробно описывает Power2+; DEC представляет новую Alpha AXP». Электронные новости .
- Гвеннап, Линли (4 октября 1993 г.). «IBM возвращает лидерство по производительности с Power2». Отчет микропроцессора .
- Гвеннап, Линли (26 августа 1996 г.). «IBM втиснула POWER2 в один чип». Отчет микропроцессора .
- Хикс, Теннесси; Фрай, RE; Харви, ЧП (сентябрь 1994 г.). «Модуль операций с плавающей запятой POWER2: архитектура и реализация». Журнал исследований и разработок IBM . 38 (5): 525–536. дои : 10.1147/rd.385.0525 .
- Полузащитник Дж. Роберт (28 июня 1993 г.). «IBM готовит RISC Progeny в Unix» . Электронные новости .
- Шиппи, Дэвид (9 августа 1994 г.). «Процессор Power2+». Горячие чипсы 6 .
- Шиппи, диджей; Гриффит, Т.В. (сентябрь 1994 г.). «Блоки управления фиксированной точкой, кэшем данных и хранилищем POWER2». Журнал исследований и разработок IBM . 38 (5): 503–524. дои : 10.1147/рд.385.0503 .
- Статт, Пол (январь 1994 г.). «Power2 берет на себя инициативу — на данный момент». Байт .
- Уайт, Юго-Запад; Дхаван, С. (сентябрь 1994 г.). «POWER2: Следующее поколение семейства RISC System/6000». Журнал исследований и разработок IBM . 38 (5): 493–502. дои : 10.1147/rd.385.0493 .
Дальнейшее чтение
[ редактировать ]- Вайс, Шломо; Смит, Джеймс Эдвард (1994). МОЩНОСТЬ и PowerPC . Морган Кауфманн. ISBN 1558602798 . — Глава 6 описывает архитектуру и процессор POWER2.