Эмиттерно-связанная логика
В электронике логика с эмиттерной связью ( ECL с быстродействующими интегральными схемами на биполярных транзисторах ) представляет собой семейство логических схем . В ECL используется дифференциальный усилитель на биполярном переходном транзисторе (BJT) с перегрузкой, несимметричным входом и ограниченным током эмиттера, чтобы избежать режима насыщения (полностью открытого состояния) и его медленного выключения. [2] Поскольку ток распределяется между двумя ветвями пары с эмиттерной связью, ECL иногда называют логикой управления током (CSL). [3] логика текущего режима (CML) [4] или логика эмиттерного повторителя тока (CSEF). [5]
В ECL транзисторы никогда не находятся в состоянии насыщения, входное и выходное напряжения имеют небольшой размах (0,8 В), входное сопротивление высокое, а выходное низкое. В результате транзисторы быстро меняют состояния, задержки на затворе низкие, а возможность разветвления высокая. [6] Кроме того, практически постоянное потребление тока дифференциальными усилителями сводит к минимуму задержки и выбросы из-за индуктивности и емкости линии питания, а дополнительные выходы уменьшают время распространения сигнала во всей схеме за счет уменьшения количества инверторов.
Основным недостатком ECL является то, что каждый вентиль постоянно потребляет ток, а это означает, что он требует (и рассеивает) значительно больше энергии, чем логические схемы других семейств, особенно в состоянии покоя.
Эквивалент логики с эмиттерной связью, выполненной на полевых транзисторах, называется логикой с истоковой связью (SCFL). [7]
Вариант ECL, в котором все пути прохождения сигнала и входы затвора являются дифференциальными, известен как логика дифференциального переключения тока (DCS). [8]
История [ править ]
ECL был изобретен в августе 1956 года в IBM Хэнноном С. Юрком. [10] [11] Первоначально называемая логикой управления током , она использовалась в компьютерах Stretch , IBM 7090 и IBM 7094 . [9] Логику также называли схемой токового режима. [12] Он также использовался для создания схем ASLT в IBM 360/91. [13] [14] [15]
Токовый переключатель Юрка представлял собой дифференциальный усилитель, входные логические уровни которого отличались от выходных логических уровней. «Однако в текущем режиме выходной сигнал состоит из уровней напряжения, которые варьируются примерно на опорном уровне, отличном от входного опорного уровня». [16] В конструкции Юрка два логических опорных уровня отличались на 3 Вольта. Следовательно, использовались две взаимодополняющие версии: версия NPN и версия PNP. Выход NPN может управлять входами PNP, и наоборот. «Недостаток заключается в том, что требуется большее количество различных напряжений питания, а также требуются как pnp-, так и npn-транзисторы». [9]
Вместо чередования каскадов NPN и PNP в другом методе связи использовались стабилитроны и резисторы для сдвига выходных логических уровней так, чтобы они совпадали с входными логическими уровнями. [17]
Начиная с начала 1960-х годов, схемы ECL были реализованы на монолитных интегральных схемах и состояли из входного каскада дифференциального усилителя для выполнения логики, за которым следовал каскад эмиттерного повторителя для управления выходами и смещения выходных напряжений, чтобы они были совместимы с входами. . Выходные каскады эмиттерного повторителя также могут использоваться для реализации проводной или логической схемы .
Motorola представила свою первую линейку цифровых монолитных интегральных схем MECL I в 1962 году. [18] Motorola разработала несколько улучшенных серий: MECL II в 1966 году, MECL III в 1968 году со временем распространения сигнала затвора 1 наносекунду и скоростью переключения триггера 300 МГц, а также серию 10 000 (с более низким энергопотреблением и контролируемой скоростью фронта) в 1971 году. [19] Семейство MECL 10H было представлено в 1981 году. [20] Fairchild представила семейство F100K. [ когда? ]
Семейство ECLinPS («ECL в пикосекундах») было представлено в 1987 году. [21] ECLinPS имеет однозатворную задержку 500 пс и частоту переключения триггера 1,1 ГГц. [22] Детали семейства ECLinPS доступны из различных источников, включая Arizona Microtek, Micrel, National Semiconductor и ON Semiconductor. [23]
Высокое энергопотребление ECL означало, что его использовали в основном тогда, когда жизненно важным требованием была высокая скорость. Старые высокопроизводительные мэйнфреймы, такие как Enterprise System/9000, входящие в семейство компьютеров IBM ESA/390 , использовали ECL, [24] как и Cray-1 ; [25] первого поколения и мэйнфреймы Amdahl . (Текущие мэйнфреймы IBM используют CMOS . [26] Начиная с 1975 года, все процессоры Digital Equipment Corporation с самой высокой производительностью были основаны на многокристальных процессорах ECL — от ECL KL10 до ECL VAX 8000 и, наконец, VAX 9000 . К 1991 году был выпущен CMOS NVAX , который предлагал производительность, сравнимую с VAX 9000, несмотря на то, что стоил в 25 раз меньше и потреблял значительно меньше энергии. [27] Компьютеры MIPS R6000 также использовали ECL. В некоторых из этих компьютерных проектов использовались вентильные матрицы ECL .
Реализация [ править ]
ECL основан на паре, связанной с эмиттером ( длиннохвостой ), заштрихованной красным на рисунке справа. Левая половина пары (закрашена желтым цветом) состоит из двух параллельно соединенных входных транзисторов Т1 и Т2 (рассматривается примерный двухвходовой вентиль), реализующих логику ИЛИ. Базовое напряжение правого транзистора Т3 фиксируется источником опорного напряжения, заштрихованным светло-зеленым: делителем напряжения с диодной термокомпенсацией (R1, R2, D1 и D2), а иногда и буферным эмиттерным повторителем (на рисунке не показан). ); таким образом, напряжения эмиттера остаются относительно стабильными. В результате резистор с общим эмиттером RE действует почти как источник тока . Выходные напряжения на нагрузочных резисторах коллектора R C1 и R C3 сдвигаются и буферизуются на инвертирующий и неинвертирующий выходы эмиттерными повторителями T4 и T5 (заштрихованы синим). Выходные эмиттерные резисторы R E4 и R E5 присутствуют не во всех версиях ECL. В некоторых случаях согласующие резисторы линии сопротивлением 50 Ом, включенные между базами входных транзисторов и -2 В, действуют как эмиттерные резисторы. [28]
Операция [ править ]
Ниже рассматривается работа схемы ЭСЛ в предположении, что входное напряжение приложено к базе Т1, а вход Т2 не используется или подан логический «0».
Во время перехода ядро схемы – эмиттерно-связанная пара (Т1 и Т3) – действует как дифференциальный усилитель с несимметричным входом. Источник тока с «длинным хвостом» (RE ) устанавливает общий ток, протекающий через две ветви пары. Входное напряжение управляет током, протекающим через транзисторы, распределяя его между двумя ветвями, направляя его в одну сторону, когда он не находится рядом с точкой переключения. Коэффициент усиления выше, чем в конечных состояниях (см. ниже), и схема быстро переключается.
При низком входном напряжении (логический «0») или при высоком входном напряжении (логическая «1») дифференциальный усилитель перегружен. Транзистор (Т1 или Т3) закрыт, а другой (Т3 или Т1) находится в активной линейной области, действуя как каскад с общим эмиттером с вырождением эмиттера , который поглощает весь ток, вызывая голодание другого транзистора с отсечкой.
Активный транзистор нагружен относительно высоким сопротивлением эмиттера R E , что приводит к значительной отрицательной обратной связи (вырождению эмиттера). Чтобы предотвратить насыщение активного транзистора, чтобы время диффузии, замедляющее восстановление после насыщения, не участвовало в логической задержке, [2] Сопротивления эмиттера и коллектора выбираются так, чтобы при максимальном входном напряжении на транзисторе оставалось некоторое напряжение. Остаточный коэффициент усиления низкий ( K = R C / R E < 1). Схема нечувствительна к изменениям входного напряжения, и транзистор твердо остается в активной линейной области. Входное сопротивление велико из-за последовательной отрицательной обратной связи.
Отсечной транзистор разрывает связь между его входом и выходом. В результате его входное напряжение не влияет на выходное напряжение. Входное сопротивление снова велико, поскольку переход база-эмиттер закрыт.
Характеристики [ править ]
К другим заслуживающим внимания характеристикам семейства ECL относится тот факт, что потребляемый большой ток примерно постоянен и существенно не зависит от состояния цепи. Это означает, что схемы ECL генерируют относительно небольшой шум мощности, в отличие от других типов логики, которые потребляют больше тока при переключении, чем в состоянии покоя. В криптографических приложениях схемы ECL также менее восприимчивы к атакам по побочным каналам, таким как анализ дифференциальной мощности . [ нужна ссылка ]
Время распространения для этой схемы может составлять менее наносекунды, включая задержку сигнала при входе и выходе из корпуса микросхемы. Некоторые типы ECL всегда были самым быстрым семейством логических систем. [29] [30]
Радиационная закалка : хотя обычные чипы коммерческого класса могут выдерживать нагрузку 100 грей (10 крад), многие устройства ECL работоспособны после 100 000 грей (10 Мрад). [31]
Источники питания и логические уровни [ править ]
Цепи ECL обычно работают с отрицательным источником питания (положительный конец источника питания подключен к земле). Другие семейства логических схем заземляют отрицательный вывод источника питания. Это сделано главным образом для минимизации влияния изменений напряжения питания на логические уровни. ECL более чувствителен к шуму на VCC и относительно невосприимчив к шуму на VEE . [32] Поскольку заземление должно иметь самое стабильное напряжение в системе, ECL указывается с положительным заземлением. В связи с этим при изменении напряжения питания падения напряжения на коллекторных резисторах изменяются незначительно (в случае эмиттерного источника постоянного тока они не изменяются вообще). Поскольку коллекторные резисторы прочно «привязаны» к земле, выходные напряжения «изменяются» незначительно (или не перемещаются вообще). Если бы отрицательный конец источника питания был заземлен, коллекторные резисторы были бы прикреплены к положительной шине. Поскольку постоянное падение напряжения на коллекторных резисторах меняется незначительно (или не меняется вообще), выходные напряжения следуют за изменениями напряжения питания, и две части схемы действуют как переключатели постоянного уровня тока. В этом случае делитель напряжения R1-R2 в некоторой степени компенсирует изменения напряжения. Плюсовой источник питания имеет еще один недостаток — выходные напряжения будут незначительно (±0,4 В) меняться на фоне высокого постоянного напряжения (+3,9 В). Еще одной причиной использования отрицательного источника питания является защита выходных транзисторов от случайного короткого замыкания, развивающегося между выходом и землей. [33] (но выходы не защищены от короткого замыкания на минусовую шину).
Величина напряжения питания выбирается такой, чтобы через компенсирующие диоды D1 и D2 протекал достаточный ток и падение напряжения на резисторе с общим эмиттером R E было достаточным.
Схемы ECL, доступные на открытом рынке, обычно работают с логическими уровнями, несовместимыми с другими семействами. Это означало, что взаимодействие между ECL и другими семействами логических устройств, такими как популярное семейство TTL , требовало дополнительных интерфейсных схем. Тот факт, что верхний и нижний логические уровни относительно близки, означает, что ECL страдает от небольшого запаса шума, что может быть проблематичным.
По крайней мере, один производитель, IBM , создал схемы ECL для использования в собственных продуктах. Источники питания существенно отличались от тех, которые использовались на открытом рынке. [24]
ПЭКЛ [ править ]
Логика с положительной эмиттерной связью , также называемая псевдо-ECL (PECL), представляет собой дальнейшее развитие ECL, использующее положительное питание 5 В вместо отрицательного питания 5,2 В. [34] Низковольтная логика с положительной эмиттерной связью (LVPECL) представляет собой оптимизированную по мощности версию PECL, в которой используется положительное напряжение 3,3 В вместо 5 В. PECL и LVPECL представляют собой системы дифференциальной сигнализации и в основном используются в высокоскоростных схемах и схемах распределения тактовой частоты.
Распространенным заблуждением является то, что устройства PECL немного отличаются от устройств ECL.Фактически, каждое устройство ECL также является устройством PECL. [35]
Логические уровни: [36]
| Тип | Эх | В низкий | V высокий | В куб.см. | В см |
|---|---|---|---|---|---|
| ПЭКЛ | Земля | 3.4 V | 4.2 V | 5.0 V | |
| LVPECL | Земля | 1.6 V | 2.4 V | 3.3 V | 2.0 V |
- Примечание. В см — диапазон синфазного напряжения.
Ссылки [ править ]
- ^ Оригинальный рисунок на основе Блад младший, Уильям Р. (1972). Справочник по проектированию системы MECL (PDF) (2-е изд.). Полупроводниковая продукция Motorola. п. 1 – через Bitsavers.
- ^ Jump up to: Перейти обратно: а б Лоулесс, Брайан. «Блок 4: Логика ECL, связанная с эмиттером» (PDF) . Фундаментальная цифровая электроника .
- ^ Кумар, Ананд (2008). Импульсные и цифровые схемы . Обучение PHI. п. 472. ИСБН 978-81-203-3356-7 .
- ^ Стонхэм, Ти Джей (1996). Методы цифровой логики: принципы и практика . Тейлор и Фрэнсис. п. 173. ИСБН 978-0-412-54970-0 .
- ^ Туммала, Рао Р. (2001). Основы упаковки микросистем . МакГроу-Хилл. п. 930. ИСБН 978-0-07-137169-8 .
- ^ Мимс, Форрест М. (2000). Альбом для вырезок трассы Форреста Мимса . Том. 2. Ньюнес. п. 115. ИСБН 978-1-878707-48-2 .
- ^ Фишер, Деннис; Бахл, Эй-Джей (1995). Справочник по применению ИС на основе арсенида галлия . Том. 1. Эльзевир. п. 61. ИСБН 978-0-12-257735-2 .
- ^ Эйхельбергер, Е.Б.; Белло, SE (май 1991 г.). «Дифференциальный переключатель тока – высокая производительность при малой мощности» . Журнал исследований и разработок IBM . 35 (3): 313–320. дои : 10.1147/рд.353.0313 .
- ^ Jump up to: Перейти обратно: а б с Э. Дж. Рымашевский; и др. (1981). «Технология полупроводниковой логики в IBM» (PDF) . Журнал исследований и разработок IBM . 25 (5): 607–608. дои : 10.1147/rd.255.0603 . ISSN 0018-8646 . Архивировано из оригинала (PDF) 5 июля 2008 г. Проверено 27 августа 2007 г.
- ^ Ранняя история транзисторов в IBM .
- ^ Юрк, Хэннон С. (октябрь 1956 г.), Коммутационные схемы на миллимикросекундных ненасыщающих транзисторах (PDF) , Памятка по растягиваемой схеме № 3 . В схемах Юрка использовались коммерческие транзисторы и средняя задержка затвора составляла 12 нс.
- ^ Рор, Уильям Д.; Торп, Даррелл, ред. (1963). Справочник по быстродействующим переключающим транзисторам . Моторола. , с. 37.
- ^ Пью, Эмерсон В.; Джонсон, Лайл Р.; Палмер, Джон Х. (2003). Системы IBM 360 и Early 370 . МТИ Пресс. п. 108. ИСБН 0262517205 .
- ^ Лэнгдон, Дж.Л.; ВанДервир, Э.Дж. (1967). «Проектирование быстродействующего транзистора для переключателя тока ASLT» (PDF) . Журнал исследований и разработок IBM . 11 : 69–73. дои : 10.1147/рд.111.0069 .
- ^ «Логические блоки, автоматизированные логические схемы SLT, SLD, ASLT, MST» (PDF) . ИБМ. стр. 1–10 . Проверено 11 сентября 2015 г. - через Bitsavers.
- ^ Рёр и Торп 1963 , с. 39
- ^ Рёр и Торп 1963 , стр. 40, 261.
- ^ Блад младший, Уильям Р. (1988) [1980]. Справочник по проектированию системы MECL (PDF) (4-е изд.). Motorola Semiconductor Products, переизданная On Semiconductor. п. VI. Архивировано из оригинала (PDF) 10 октября 2004 г.
- ^ Блад младший, Уильям Р. (октябрь 1971 г.). Справочник по проектированию системы MECL (PDF) (1-е изд.). Моторола. стр. vi–vii – через Bitsavers.
- ^ TND309: Общая информация для MECL 10H и MECL 10K (PDF) . ON Semiconductor: Производство полупроводниковых компонентов. 2002. с. 2. ТНД309/Д. Архивировано из оригинала (PDF) 8 июля 2015 г.
- ^ Майни, Анил К. (2007). Цифровая электроника: принципы, устройства и приложения . Джон Уайли и сыновья. п. 148. ИСБН 9780470510513 .
- ^ «Высокопроизводительные данные ECL: ECLinPS и ECLinPS Lite» (PDF) . 1996. с. iii. [ постоянная мертвая ссылка ]
- ^ Производители логики ECL - «Логика, связанная с эмиттером» .
- ^ Jump up to: Перейти обратно: а б А.Е. Бариш; и др. (1992). «Улучшенная производительность чипов биполярной логики IBM Enterprise System/9000» . Журнал исследований и разработок IBM . 36 (5): 829–834. дои : 10.1147/rd.365.0829 .
- ^ Рассел, Р.М. (1978). «Компьютерная система CRAY1» (PDF) . Коммуникации АКМ . 21 (1): 63–72. дои : 10.1145/359327.359336 . S2CID 28752186 . Проверено 27 апреля 2010 г.
- ^ «Техническое введение в систему IBM zEnterprise» (PDF) . 1 августа 2013 г. Архивировано из оригинала (PDF) 3 ноября 2013 г.
- ^ Супник, Боб. «Ворон: Введение: загадка ECL» .
Raven был запущен в 1988 году... Raven представлял собой упрощенную конструкцию VAX с однокристальным процессором и однокристальным FPU. Реализованный в стандартных элементах ECL компании Fujitsu, он должен был работать на частоте 250 МГц и выдавать 50 VUPS... Рассеиваемая мощность могла бы составить поразительные (для того времени) 150 Вт.
- ^ Блад-младший 1972 , с. 3
- ^ Джон Ф. Уэйкерли. Дополнение к Принципам и практикам цифрового проектирования. Раздел «ECL: Эмиттерно-связанная логика» .
- ^ Седра; Смит (2015). «Логика с эмиттерной связью (ECL)» (PDF) . Микроэлектронные схемы . Издательство Оксфордского университета. п. 47. ИСБН 978-0-19-933913-6 .
- ^ Леппяля, Кари; Веркасало, Раймо (1989). «Защита компьютеров управления приборами от программных и аппаратных ошибок и воздействия космических лучей» .
- ^ Мингес, Меррилл Л.; АСМ Интернешнл. Справочный комитет (1989). Электронный справочник материалов: Упаковка . АСМ Интернешнл. п. 163. ИСБН 9780871702852 .
- ^ Джайн, Р.П. (2003). Современная цифровая электроника . McGraw-Hill Education (India) Pvt Limited. п. 111. ИСБН 9780070494923 .
- ^ Голди, Джон (21 января 2003 г.). «LVDS, CML, ECL – дифференциальные интерфейсы с нечетными напряжениями» . ЭЭ Таймс .
- ^ Петти, Клеон; Пирсон, Тодд. «Проектирование с использованием PECL (ECL при +5,0 В)» (PDF) . п. 3. АН1406-Д.
- ^ Холланд, Ник (декабрь 2002 г.). «Взаимодействие между уровнями LVPECL, VML, CML и LVDS» (PDF) . Отчет о применении . Техасские инструменты. SLLA120.
Дальнейшее чтение [ править ]
- Савард, Джон Дж. Г. (2018) [2005]. «Из чего сделаны компьютеры» . четырехблок . Архивировано из оригинала 2 июля 2018 года . Проверено 16 июля 2018 г.
- США 2964652 , Юрк, Хэннон С., «Транзисторные коммутационные схемы», опубликовано 15 ноября 1956 г., выдано 13 декабря 1960 г.
- Юрк, Хэннон С. (сентябрь 1957 г.). «Схемы переключения тока миллимикросекундных транзисторов». IRE Транзакции по теории цепей . 4 (3): 236–240. дои : 10.1109/TCT.1957.1086377 .
- Мюллер, Дитер (2008) [2006]. «Тестовый запуск DECL — Дифференциальная логика с эмиттерной связью» . Архивировано из оригинала 18 июля 2018 года . Проверено 18 июля 2018 г.