Логика текущего режима
Логика текущего режима ( CML ) или логика с истоковой связью ( SCL ) — это стиль цифрового проектирования, используемый как для логических вентилей , так и для на уровне платы цифровой сигнализации цифровых данных .
Основной принцип CML заключается в том, что ток от генератора постоянного тока направляется между двумя альтернативными путями в зависимости от того, представлен ли логический ноль или логическая единица. Обычно генератор подключается к двум истокам пары дифференциальных полевых транзисторов , причем два пути являются их двумя стоками. Биполярная . эквивалентная логика с эмиттерной связью (ECL) работает аналогично, при этом выходной сигнал снимается с коллекторов биполярных транзисторов
Будучи дифференциальным межсоединением на уровне печатной платы , оно предназначено для передачи данных на скоростях от 312,5 Мбит/с до 3,125 Гбит/с через стандартные печатные платы . [1]
Передача является двухточечной, однонаправленной и обычно завершается в пункте назначения 50 Ом резисторами сопротивлением до Vcc на обеих дифференциальных линиях. CML часто используется в интерфейсах к оптоволоконным компонентам. Принципиальное различие между CML и ECL как технологией связи заключается в выходном сопротивлении каскада управления: эмиттерный повторитель ECL имеет низкое сопротивление, около 5 Ом, тогда как CML подключается к стокам управляющих транзисторов, которые имеют высокий импеданс. и поэтому сопротивление цепи повышения/понижения (обычно резистивное сопротивление 50 Ом) является эффективным выходным сопротивлением. Согласование этого сопротивления возбуждения с передачи ведомой линии характеристическим сопротивлением значительно снижает нежелательный звон.
Сигналы CML также оказались полезными для соединений между модулями. CML — это физический уровень, используемый в DVI , HDMI и FPD-Link III видеоканалах , интерфейсах между контроллером дисплея и монитором . [2]
Кроме того, CML широко используется в высокоскоростных интегрированных системах, например, в последовательных данных приемопередатчиках и синтезаторах частот в телекоммуникационных системах.
Операция
[ редактировать ]Быстрая работа схем CML обусловлена главным образом меньшим размахом выходного напряжения по сравнению со статическими КМОП- схемами, а также очень быстрым переключением тока, происходящим на входных транзисторах дифференциальной пары. Одним из основных требований к логической схеме токового режима является то, что транзистор смещения тока должен оставаться в области насыщения для поддержания постоянного тока.
Сверхнизкое энергопотребление
[ редактировать ]В последнее время CML стал использоваться в приложениях со сверхнизким энергопотреблением. Исследования показывают, что, хотя ток утечки в обычных статических КМОП-схемах становится серьезной проблемой для снижения рассеивания энергии, хороший контроль потребления тока CML делает их очень хорошим кандидатом для использования с чрезвычайно низким энергопотреблением. Называется подпороговым CML или подпороговой логикой, связанной с источником (STSCL), [3] [4] [5] ток потребления каждого вентиля может быть снижен до нескольких десятков пикоампер.
См. также
[ редактировать ]- Низковольтная дифференциальная сигнализация (LVDS) Дифференциальный стандарт, используемый в основном для сигналов между модулями.
- Логика с эмиттерной связью с положительной ссылкой , стандарт дифференциальной сигнализации для высокоскоростной межмодульной связи.
Ссылки
[ редактировать ]- ^ Последовательный интерфейс для преобразователей данных, стандарт JEDEC JESD204, апрель 2006 г.
- ^ «Понимание сигналов DVI-D, HDMI и DisplayPort» (PDF) . Архивировано из оригинала (PDF) 2 ноября 2013 года . Проверено 30 октября 2013 г.
- ^ Таджалли, Армин; Виттоз, Эрик; Брауэр, Элизабет Дж.; Леблебичи, Юсуф. «Подпороговые МОП-логические схемы с токовым режимом со сверхнизким энергопотреблением, использующие новую концепцию нагрузочного устройства». Эссцир 2007 .
- ^ Таджалли, Армин; Леблебичи, Юсуф (27 сентября 2010 г.). Конструкция ИС смешанных сигналов с чрезвычайно низким энергопотреблением: подпороговые схемы с истоком . Спрингер , Нью-Йорк. ISBN 978-1-4419-6477-9 .
- ^ Рейндерс, Неле; Деэн, Вим (2015). Написано в Хеверле, Бельгия. Проектирование энергоэффективных цифровых схем сверхнизкого напряжения . Аналоговые схемы и обработка сигналов (ACSP) (1-е изд.). Чам, Швейцария: Springer International Publishing AG, Швейцария . дои : 10.1007/978-3-319-16136-5 . ISBN 978-3-319-16135-8 . ISSN 1872-082X . LCCN 2015935431 .
- Уровень системного интерфейса 5 (SxI-5): общие электрические характеристики для параллельных интерфейсов 2,488–3,125 Гбит/с. ОИФ , октябрь 2002 г.
- TFI-5: Соглашение о реализации интерфейса TDM Fabric to Framer. ОИФ, 16 сентября 2003 г.
- Введение в LVDS, PECL и CML, Максим, https://pdfserv.maximintegrated.com/en/an/AN291.pdf
- http://www.ee.iitm.ac.in/~nagendra/videolectures/doku.php?id=ee685:start
- Взаимодействие между уровнями LVPECL, VML, cml и LVDS, http://focus.ti.com/lit/an/slla120/slla120.pdf
- Более подробную информацию об автоматизации проектирования и проектировании цепей CML с низким энергопотреблением см. на сайте: http://lsm.epfl.ch.
Внешние ссылки
[ редактировать ]- JESD204B — стандарт JEDEC для последовательного интерфейса данных — Analog Devices
- Обзор JESD204B (слайды) - Texas Instruments