НМОП-логика
 | Эта статья нуждается в дополнительных цитатах для проверки . ( январь 2024 г. ) |
Логика NMOS или nMOS (от N-типа металл-оксид-полупроводник) использует n-типа (-) МОП-транзисторы металл-оксид-полупроводник ( полевые транзисторы ) для реализации логических вентилей и других цифровых схем . [1] [2]
NMOS-транзисторы работают за счет создания инверсионного слоя в корпусе транзистора p-типа . Этот инверсионный слой, называемый n-каналом, может проводить электроны между n-типа выводами истока и стока . n-канал создается путем подачи напряжения на третий вывод, называемый затвором . Как и другие МОП-транзисторы, nMOS-транзисторы имеют четыре режима работы: отсечной (или подпороговый), триодный, насыщения (иногда называемого активным) и насыщения по скорости.
Логика NMOS «И по умолчанию» может вызывать необычные сбои или ошибочное поведение в компонентах NMOS, например, «незаконные коды операций» 6502 , которые отсутствуют в CMOS 6502. В некоторых случаях, таких как чип VIC-II от Commodore , ошибки, присутствующие в логике чипа, широко использовались программистами для создания графических эффектов.
В течение многих лет схемы NMOS были намного быстрее, чем сопоставимые схемы PMOS и CMOS , в которых приходилось использовать гораздо более медленные p-канальные транзисторы. Кроме того, было проще изготовить NMOS, чем CMOS, поскольку последний должен размещать p-канальные транзисторы в специальных n-лунках на p-подложке, не подверженных повреждениям из-за конфликтов на шинах и не столь уязвимых для повреждений от электростатических разрядов. Основным недостатком NMOS (и большинства других семейств логических устройств ) является то, что постоянный ток должен протекать через логический элемент, даже когда выходной сигнал находится в устойчивом состоянии (низкий в случае NMOS). Это означает статическое рассеяние мощности , то есть утечку мощности, даже когда схема не переключается, что приводит к высокому энергопотреблению.
Еще одним недостатком NMOS-схем является их тепловая мощность. Из-за необходимости поддерживать постоянное напряжение в цепи для поддержания состояния транзисторов, схемы NMOS могут выделять значительное количество тепла во время работы, что может снизить надежность устройства. Это было особенно проблематично для первых крупных узлов вентильного процесса в 1970-х годах. КМОП-схемы для контрастности почти не выделяют тепла, если количество транзисторов не приближается к 1 миллиону.
В 1970-80-е годы компоненты CMOS чаще использовались в бытовой технике, встроенных устройствах и других приложениях, где требовалось низкое энергопотребление и тепловыделение и где скорость не была приоритетом, в то время как NMOS оставался стандартом для большинства компонентов персональных компьютеров и видеоигр. КМОП стала практически универсальной для интегральных схем с 1990-х годов.
Кроме того, как и в диодно-транзисторной логике , транзисторно-транзисторной логике , логике с эмиттерной связью и т. д., асимметричные входные логические уровни делают схемы NMOS и PMOS более восприимчивыми к шуму, чем CMOS. Эти недостатки объясняют, почему КМОП-логика вытеснила большинство этих типов в большинстве высокоскоростных цифровых схем, таких как микропроцессоры, несмотря на то, что КМОП изначально была очень медленной по сравнению с логическими вентилями, построенными на биполярных транзисторах .
Обзор [ править ]
МОП означает « металл-оксид-полупроводник» , что отражает способ первоначальной конструкции МОП-транзисторов, преимущественно до 1970-х годов, с металлическими затворами, обычно из алюминия. Однако примерно с 1970 года в большинстве МОП-схем используются самовыравнивающиеся затворы из поликристаллического кремния — технология, впервые разработанная Федерико Фаггином из Fairchild Semiconductor . Эти кремниевые затворы до сих пор используются в большинстве типов интегральных схем на основе МОП-транзисторов , хотя металлические затворы ( Al или Cu ) начали вновь появляться в начале 2000-х годов для определенных типов высокоскоростных схем, таких как высокопроизводительные микропроцессоры.
МОП-транзисторы представляют собой транзисторы с режимом улучшения n-типа , расположенные в так называемой «понижающей сети» (PDN) между выходом логического затвора и отрицательным напряжением питания (обычно землей). Подъемник (т.е. «нагрузка » , которую можно рассматривать как резистор, см. ниже) размещается между положительным напряжением питания и выходом каждого логического вентиля. Любой логический элемент , включая логический инвертор , может быть реализован путем разработки сети параллельных и/или последовательных схем, так что если желаемый выход для определенной комбинации логических входных значений равен нулю (или ложен ), PDN будет активен, что означает, что по крайней мере один транзистор пропускает ток между отрицательным источником питания и выходом. Это вызывает падение напряжения на нагрузке и, следовательно, низкое напряжение на выходе, соответствующее нулю .
В качестве примера, вот вентиль NOR , реализованный на схеме NMOS. Если на входе A или на входе B высокий уровень (логическая 1 = Истина), соответствующий МОП-транзистор действует как очень низкое сопротивление между выходом и отрицательным источником питания, заставляя выходной сигнал быть низким (логический 0 = Ложь). Когда оба транзистора A и B имеют высокий уровень, оба транзистора являются проводящими, что создает еще более низкое сопротивление на пути к земле. Единственный случай, когда на выходе высокий уровень, — это когда оба транзистора выключены, что происходит только тогда, когда оба A и B имеют низкий уровень, что соответствует таблице истинности логического элемента ИЛИ:
| А | Б | А НОР Б |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
МОП-транзистор можно заставить работать как резистор, поэтому вся схема может быть выполнена только с использованием n-канальных МОП-транзисторов. Схемы NMOS медленно переходят от низкого уровня к высокому. При переходе от высокого к низкому транзисторы обеспечивают низкое сопротивление, и емкостной заряд на выходе стекает очень быстро (аналогично разряду конденсатора через очень низкое сопротивление). Но сопротивление между выходом и положительной шиной питания намного больше, поэтому переход от низкого к высокому уровню занимает больше времени (аналогично зарядке конденсатора через резистор высокого номинала). Использование резистора меньшего номинала ускорит процесс, но также увеличит рассеивание статической мощности. Однако лучший (и наиболее распространенный) способ сделать затворы быстрее — использовать в качестве нагрузки транзисторы с режимом истощения вместо транзисторов с режимом улучшения . Это называется логикой NMOS с истощающей нагрузкой .
Ссылки [ править ]
- ^ «5.4 Логические элементы NMOS и PMOS — Введение в цифровые системы: моделирование, синтез и моделирование с использованием VHDL [Книга]» . www.oreilly.com .
- ^ Конг, Линган; Чен, Ян; Лю, Юань (июнь 2021 г.). «Последние достижения логических функций NMOS и CMOS на основе двумерных полупроводников». Нано-исследования . 14 (6): 1768–1783. дои : 10.1007/s12274-020-2958-7 .
Внешние ссылки [ править ]
СМИ, связанные с MOS, на Викискладе?
