Логика домино
Логика домино представляет собой основанную на КМОП эволюцию методов динамической логики , состоящую из динамического логического элемента, каскадно подключенного к статическому КМОП-инвертору . [2] Этот термин происходит от того факта, что в логике домино каждый этап вызывает следующий этап для оценки, подобно тому, как домино падает одно за другим . Логика домино контрастирует с другими решениями проблемы каскада, где каскадирование прерывается часами или другими способами.
Логика домино была разработана для ускорения работы схем и решения проблемы преждевременного каскада, как правило, путем установки статических КМОП-инверторов между каскадами домино, чтобы избежать преждевременной разрядки последующих каскадных логических логических элементов. [3] Логика Domino обеспечивает плавное изменение логики, при этом выход может переключаться с напряжения источника питания на напряжение земли.
Динамическая логика
[ редактировать ]Динамическая логика отличается от статической логики включением тактового сигнала для ускорения производительности. В динамических логических элементах КМОП выход затвора предварительно заряжается до напряжения источника питания, пока часы выключены (фаза «предварительного заряда»), а затем оценивается в правильное логическое состояние, пока часы включены (фаза «оценки»). путем истощения соответствующих NMOS-транзисторов в понижающей сети. [2]
Однако при каскадировании динамических логических вентилей возникает проблема: состояние предварительной зарядки «1» первого вентиля может привести к преждевременному разряду второго вентиля до того, как первый вентиль достигнет своего правильного состояния. При этом используется предварительная зарядка второго вентиля, которую невозможно восстановить до следующего тактового цикла, поэтому восстановление после этой ошибки невозможно. [4]
Логическая операция домино
[ редактировать ]Для каскадирования динамических логических вентилей одним из решений является логика домино, которая вставляет между каскадами обычный статический инвертор. В многоступенчатой каскадной структуре логики домино оценка каждого этапа влияет на следующий этап оценки, подобно тому, как домино падает одно за другим. После оценки состояния узла не могут вернуться в «1» до тех пор, пока не начнется следующая фаза предварительной зарядки. [3]
Хотя может показаться, что установка инвертора противоречит смыслу динамической логики, поскольку инвертор имеет pFET (одна из основных целей динамической логики — избегать использования pFET там, где это возможно, из-за скорости), есть две причины, по которым он работает хорошо. . Во-первых, нет разветвления на несколько pFET; динамический вентиль подключается ровно к одному инвертору, поэтому вентиль по-прежнему работает очень быстро. Более того, поскольку инвертор подключается только к nFET в динамических логических элементах, он также работает очень быстро. Во-вторых, pFET в инверторе может быть меньше, чем в некоторых типах логических элементов. [5]
Модификации логики домино
[ редактировать ]Распределение заряда может вызвать трудности с целостностью сигнала домино-логики; Во время фазы оценки включенные NMOS-транзисторы рядом с выходом могут вызвать нежелательную разрядку выходного узла. Чтобы это исправить, можно использовать кипер-транзистор. Этот кипер-транзистор представляет собой PMOS-транзистор, затвор которого подключен к выходу инвертора, исток - к источнику питания, а сток - к входу инвертора. Таким образом, кипер-транзистор подключает динамический узел к источнику питания всякий раз, когда он должен находиться в состоянии «1», позволяя правильно восстановить выходной сигнал, несмотря на разделение заряда. [6]
Еще одна проблема логики домино — ее неинвертирующее свойство; то есть он может реализовать только вентили, которые не имеют инверсий на своих выходах (например, вентили И и вентили ИЛИ , в отличие от вентилей И-НЕ и вентилей ИЛИ-НЕ ). Чтобы исправить это свойство, некоторые варианты логики домино имеют дифференциальную или двухрельсовую природу, используя как инвертированные, так и неинвертированные входы для реализации логической функции, а также ее обратной. Эти разновидности также включают в себя pFET с перекрестной связью для ослабления шума . [2]
Традиционные логические схемы домино являются «ножными», то есть имеют NMOS-транзистор, управляемый тактовым сигналом, который подключен к шине заземления. Однако некоторые схемы домино-логики «безногие»: в них отсутствует этот транзистор, что приводит к более высокой скорости за счет большей утечки мощности. [7]
См. также
[ редактировать ]Ссылки
[ редактировать ]- ^ Шарма, Анкита; Рао, Дивьяншу; Мохан, Рави (декабрь 2016 г.). «Проектирование и реализация логической схемы домино в КМОП» (PDF) . Журнал сетевых коммуникаций и новых технологий . 6 (12): 14–17.
- ^ Перейти обратно: а б с Шривастава, П.; Пуа, А.; Уэлч, Л. (1998). «Вопросы проектирования логических схем домино» . Материалы 8-го симпозиума Великих озер по СБИС (кат. № 98TB100222) . IEEE Компьютер. Соц. стр. 108–112. дои : 10.1109/ГЛСВ.1998.665208 . ISBN 978-0-8186-8409-8 . S2CID 45670900 .
- ^ Перейти обратно: а б Натараджан, Сурияпракаш; Гупта, Сандип К.; Брейер, Мелвин А. (2001). Материалы Международной конференции по испытаниям 2001 г. (Кат. № 01CH37260) . Том. 13. ИИЭР. стр. 367–376. дои : 10.1109/test.2001.966628 . ISBN 0-7803-7169-0 .
- ^ Кнеппер, Р.В. «5. Динамические логические схемы» . Принципы проектирования СБИС SC571 . Бостонский университет.
- ^ WO 2000/076068 , Абдель-Хафиз С. и Ранджан Н., «Однорельсовая логика домино для четырехфазной схемы синхронизации», опубликованная в 2000 г.
- ^ Гарг, Сандип; Гупта, Тарун Кумар (01 августа 2018 г.). «Маломощные логические схемы домино по глубоко-субмикронной технологии с использованием КМОП» . Инженерные науки и технологии . 21 (4): 625–638. дои : 10.1016/j.jestch.2018.06.013 . ISSN 2215-0986 .
- ^ Анджелина, А. Анита; Бхааскаран, против Канчана (01 апреля 2022 г.). «Методы проектирования схем Domino Logic Keeper: обзор» . Журнал Института инженеров (Индия): Серия B. 103 (2): 669–679. дои : 10.1007/s40031-021-00668-5 . ISSN 2250-2114 . S2CID 256342548 .
Общие ссылки
[ редактировать ]- Ву, Чунг-Ю; Ченг, Го-Синг; Ван, Джинн-Шьян (январь 1993 г.). «Анализ и разработка новой четырехфазной КМОП-логики без гонок» . Журнал IEEE твердотельных схем . 28 (1): 18–25. Бибкод : 1993IJSSC..28...18C . дои : 10.1109/4.179199 .
- Крамбек, Р.Х.; Ли, СМ; Закон, HF (июнь 1982 г.). «Высокоскоростные компактные схемы с КМОП» . Журнал IEEE твердотельных схем . 17 (3): 614–9. Бибкод : 1982IJSSC..17..614K . дои : 10.1109/JSSC.1982.1051786 .