Однокристальный RISC-чип

RISC Single Chip , или RSC , — это однокристальный микропроцессор , разработанный и изготовленный компанией International Business Machines (IBM). RSC представлял собой однокристальную реализацию POWER1 с ограниченными возможностями , многокристального центрального процессора (ЦП), который реализовал POWER архитектуру набора команд (ISA). Он использовался в рабочих станций моделях начального уровня семейства IBM RS/6000 , таких как модели 220 и 230.

РСК работала на частотах 33 и 45 МГц. Он имеет три исполнительных блока : блок с фиксированной запятой , блок с плавающей запятой и процессор ветвления; и унифицированный кэш инструкций и данных объемом 8 КБ. Как и в POWER1, контроллер памяти и ввод-вывод были тесно интегрированы, при этом функциональные блоки отвечали за функции: блок интерфейса памяти и блок секвенсора; ^{[ нужны разъяснения ]} находится на том же кристалле, что и процессор. RSC содержит девять функциональных блоков: блок выполнения с фиксированной запятой (FXU), блок исполнения с плавающей запятой (FPU), блок управления памятью (MMU), блок интерфейса памяти (MIU), блок секвенсора, общий блок внутрикристального процессора ( COP), блок выборки инструкций, а также блок очереди и диспетчеризации команд.

Модуль с фиксированной запятой выполняет целочисленные инструкции, генерирует адреса в операциях загрузки и сохранения и некоторые части инструкций перехода. Он имеет трехэтапный конвейер, состоящий из этапов декодирования , выполнения и обратной записи . Некоторые инструкции требуют нескольких циклов на этапе выполнения, прежде чем они будут завершены.

Модуль с плавающей запятой выполняет инструкции с плавающей запятой . В отличие от POWER1, RSC не имеет возможности переименования регистров из-за ограниченной области кристалла, в которую должно поместиться устройство. Для дополнительной экономии площади кристалла массив умножения-сложения с плавающей запятой имеет ширину 32 бита. Для выполнения 64-битных операций ( двойной точности ) операнды разбиваются на два, и инструкция дважды проходит через массив умножения-сложения. Конвейер с плавающей запятой состоит из четырех этапов: декодирования , умножения , сложения и обратной записи .

RSC имеет унифицированный кэш размером 8 КБ вместо отдельных кэшей инструкций и больших данных, таких как POWER1. Единый кэш является двусторонним ассоциативным набором и использует политику сквозного хранения без перезагрузки при промахе хранилища и политику замены наименее недавно использованного (LRU). Размер строки кэша составляет 64 байта, и каждая строка кэша разделена на четыре четверных слова (16 байт), причем каждому четверному слову присвоен собственный действительный бит в каталоге кэша. За каждый цикл из него можно прочитать четыре слова и два двойных слова записать в него .

Шина данных памяти имеет ширину 72 бита, из них 64 бита используются для пути данных и 8 битов используются для кода исправления ошибок (ECC). Блок интерфейса памяти управляет шиной и выполняет проверки ECC для данных, поступающих в процессор. Логика ECC способна исправлять однобитовые ошибки. По сравнению с POWER1 шина данных памяти RSC уже и использует стандартные SIMM вместо специальных карт памяти.

RSC содержал примерно один миллион транзисторов на площади 14,9х15,2 мм (226,48 мм). ²) кристалл, изготовленный IBM по комплементарной технологии металл-оксид-полупроводник КМОП) ( с минимальным размером элемента 0,8 мкм и тремя уровнями разводки. размером 36 на 36 мм, Он упакован в модуль с керамической решеткой контактов который имеет 201 сигнальный контакт. Он требовал питания 3,6 В и потреблял 4 Вт при работе на частоте 33 МГц.

См. также

PowerPC 601 , который по сути был более дешевой и менее мощной версией RSC с добавлением некоторых инструкций PowerPC .
RAD6000 представляет собой радиационно-стойкую версию RSC.

Ссылки

Мур, Ч.Р., Балсер, Д.М., Мухич, Дж.С. и Ист, Р.Э. (1992). «Одночиповый RISC-процессор IBM (RSC)» (PDF) . Материалы Международной конференции IEEE 1991 года по компьютерному проектированию СБИС в компьютерах и процессорах . Компьютерное общество IEEE. стр. 200–204. ISBN 978-0-8186-3110-8 . Архивировано из оригинала (PDF) 4 октября 2013 года. {{cite conference}}: CS1 maint: несколько имен: список авторов ( ссылка )