РешеткаMico32
| Дизайнер | Решетка полупроводника |
|---|---|
| Биты | 32-битный |
| Представлено | 2006 г |
| Дизайн | РИСК |
| Тип | Загрузка-сохранение |
| Кодирование | Исправлена 32-битная версия |
| Ветвление | Сравнить и разветвить |
| Порядок байтов | Большой |
| Расширения | Определяемые пользователем |
| Открыть | Да, без лицензионных отчислений |
| Регистры | |
| Общее назначение | 32 |
LatticeMico32 — это 32-разрядное программное ядро компьютера с сокращенным набором команд (RISC) микропроцессора от Lattice Semiconductor , оптимизированное для программируемых вентильных матриц (FPGA). Он использует Гарвардскую архитектуру , что означает, что шины инструкций и данных разделены. При желании логику арбитража шин можно использовать для объединения двух шин.
LatticeMico32 лицензируется по свободной (IP) основной лицензии. Это означает, что Mico32 не ограничивается решетчатыми FPGA и может легально использоваться на любой хост-архитектуре (FPGA, специализированная интегральная схема (ASIC) или программная эмуляция, например, QEMU ). Ядро LatticeMico32 можно встроить в FPGA Xilinx и Altera в дополнение к компонентам Lattice Semiconductor, для которых LatticeMico32 был разработан. AMD PowerTune использует LatticeMico32. [1]
Ядро ЦП и набор инструментов разработки доступны в виде исходного кода, что позволяет третьим сторонам вносить изменения в архитектуру процессора.
Особенности [ править ]
- RISC-архитектура загрузки/сохранения
- 32-битный путь данных
- 32-битные инструкции фиксированного размера (все инструкции 32-битные, включая инструкции перехода, вызова и ветвления).
- 32 регистра общего назначения (по соглашению R0 обычно устанавливается равным нулю, однако R0 является стандартным регистром, и при желании ему могут быть присвоены другие значения.)
- До 32 внешних прерываний
- Настраиваемый набор инструкций, включая определяемые пользователем инструкции
- Дополнительные настраиваемые кэши (с прямым отображением или двунаправленным наборно-ассоциативным, с различными размерами и расположением кэша)
- Дополнительная конвейерная память
- Двойные интерфейсы памяти Wishbone (одна шина инструкций только для чтения, одна шина данных чтения-записи/периферийная шина)
- Ввод-вывод, отображаемый в памяти
- 6-ступенчатый конвейер
Инструментальная цепочка [ править ]
- Коллекция компиляторов GNU (GCC) – компилятор C/C++; Поддержка LatticeMico32 добавлена в GCC 4.5.0, доступны патчи для поддержки в GCC 4.4.0.
- Binutils — ассемблер, компоновщик и бинарные утилиты; поддерживает LatticeMico32 начиная с версии 2.19
- Отладчик GNU (GDB) – отладчик
- Eclipse – интегрированная среда разработки (IDE).
- Newlib — библиотека C
- μCos-II , μITRON , RTEMS — операционные системы реального времени (ОСРВ)
- μClinux – операционная система
См. также [ править ]
- Milkymist – система на кристалле на базе LatticeMico32 (SoC)
Ссылки [ править ]
- ^ «Анализ прошивки AMD x86 SMU» . 27 декабря 2014 г.
Внешние ссылки [ править ]
- Официальный веб-сайт
- linux-milkymist на GitHub , порт uCLinux для SoC Milkymist, использующий LatticeMico32
- jslm32 на GitHub , эмулятор LatticeMico32 на JavaScript, ср. Фабриса Беллара jslinux
- Портирование ERIKA Enterprise (OSEK/VDX API) для LatticeMico32