Ксилинкс ИСЭ
 | |
 Xilinx ISE WebPack 14.4, работающий в Windows 7 | |
| Разработчик(и) | Ксилинкс |
|---|---|
| Финальный выпуск | |
| Операционная система | RHEL , SLED , FreeBSD , Microsoft Windows |
| Размер | 23,43 Гигабайта |
| Доступно в | Английский |
| Тип | ЭДА |
| Лицензия | Условно-бесплатное ПО |
| Веб-сайт | ксилинкс |
Ксилинкс ИСЭ [2] (сокращение от Integrated Synthesis Environment ) [3] — это снятый с производства программный инструмент от Xilinx для синтеза и анализа проектов HDL , который в первую очередь предназначен для разработки встроенного встроенного ПО для семейств продуктов Xilinx FPGA и CPLD интегральных схем (ИС) . На смену ему пришел Xilinx Vivado . Продолжается использование последней выпущенной версии с октября 2013 года для внутрисистемного программирования устаревших аппаратных конструкций, содержащих старые FPGA и CPLD, которые в противном случае остались бы без внимания заменяющего инструмента проектирования Vivado Design Suite .
ISE позволяет разработчику синтезировать («компилировать») свои проекты, выполнять временной анализ , исследовать диаграммы RTL , моделировать реакцию проекта на различные стимулы и настраивать целевое устройство с помощью программатора . Другие компоненты, поставляемые с Xilinx ISE, включают комплект встроенной разработки (EDK), комплект разработки программного обеспечения (SDK) и ChipScope Pro. [4] Xilinx ISE в основном используется для синтеза и проектирования схем, а ISIM или логический симулятор ModelSim используется для тестирования на уровне системы. [5] [6]
Как это обычно практикуется в секторе автоматизации коммерческого проектирования электроники , Xilinx ISE тесно связан с архитектурой собственных микросхем Xilinx (внутренние части которых являются запатентованными) и не может использоваться с продуктами FPGA других производителей. [3] Учитывая строго запатентованный характер линеек аппаратных продуктов Xilinx, редко возможно использовать альтернативы с открытым исходным кодом инструментам, поставляемым непосредственно от Xilinx, хотя по состоянию на 2020 год некоторые исследовательские попытки предпринимаются. [7]
Статус наследия [ править ]
С 2012 года поддержка Xilinx ISE была прекращена в пользу Vivado Design Suite , который выполняет те же функции, что и ISE, но с дополнительными функциями для разработки систем на кристалле . [8] [9] Xilinx выпустила последнюю версию ISE в октябре 2013 года (версия 14.7) и заявляет, что «ISE перешла на поддерживающую фазу жизненного цикла своего продукта, и выпусков ISE больше не планируется». [1]
Пользовательский интерфейс [ править ]
Основным пользовательским интерфейсом ISE является Навигатор проекта, который включает в себя иерархию проекта (Источники), редактор исходного кода (Рабочее место), консоль вывода (Транскрипт) и дерево процессов (Процессы). [3] [10]
Иерархия проекта состоит из файлов проекта (модулей), зависимости которых интерпретируются ISE и отображаются в виде древовидной структуры . [3] В однокристальных конструкциях может быть один основной модуль, а в основной модуль включены и другие модули, аналогично main() подпрограмма в на C++ . программах [3] Ограничения дизайна указаны в модулях, которые включают конфигурацию и сопоставление контактов. [3]
Иерархия процессов описывает операции, которые ISE будет выполнять над текущим активным модулем. [3] Иерархия включает функции компиляции, их функции зависимостей и другие утилиты. [3] В этом окне также обозначаются проблемы или ошибки, возникающие при работе с каждой функцией. [3]
Окно «Транскрипт» отображает состояние текущих операций и информирует инженеров о проблемах проектирования. [3] Такие проблемы можно отфильтровать для отображения предупреждений, ошибок или того и другого. [3]
Моделирование [ править ]
Тестирование на уровне системы может выполняться с помощью ISIM или логического симулятора ModelSim , и такие тестовые программы также должны быть написаны на языках HDL. [3] Программы испытательного стенда могут включать моделируемые формы входных сигналов или мониторы, которые наблюдают и проверяют выходные данные тестируемого устройства . [3]
ModelSim или ISIM можно использовать для выполнения следующих типов моделирования: [5]
- Логическая проверка, гарантирующая, что модуль дает ожидаемые результаты.
- Поведенческая проверка для проверки логических и временных проблем.
- Моделирование после размещения и маршрутизации для проверки поведения после размещения модуля в реконфигурируемой логике FPGA.
Синтез [ править ]
Запатентованные алгоритмы синтеза Xilinx позволяют разрабатывать проекты на 30% быстрее, чем конкурирующие программы, и обеспечивают большую логическую плотность, что сокращает время и затраты на проект. [11]
Кроме того, из-за возрастающей сложности структуры FPGA, включая блоки памяти и блоки ввода-вывода, были разработаны более сложные алгоритмы синтеза, которые разделяют несвязанные модули на срезы , уменьшая ошибки после размещения. [11]
IP-ядра предлагаются Xilinx и другими сторонними поставщиками для реализации функций системного уровня, таких как цифровая обработка сигналов (DSP), шинные интерфейсы, сетевые протоколы, обработка изображений , встроенные процессоры и периферийные устройства. [11] Компания Xilinx сыграла важную роль в переходе от реализации на основе ASIC к реализации на основе FPGA. [11]
Издания [ править ]
Subscription Edition — это лицензионная версия Xilinx ISE, а бесплатная пробная версия доступна для скачивания.
Web Edition — это бесплатная версия Xilinx ISE, которую можно загрузить и использовать бесплатно. Он обеспечивает синтез и программирование для ограниченного числа устройств Xilinx . В частности, отключаются устройства с большим количеством контактов ввода-вывода и большими матрицами вентилей.
Эта редакция полностью поддерживает недорогое семейство FPGA Spartan , а также семейство CPLD , что означает, что мелкие разработчики и образовательные учреждения не несут накладных расходов на разработку программного обеспечения.
Для использования веб-версии Xilinx ISE требуется регистрация лицензии, которая бесплатна и может продлеваться неограниченное количество раз.
См. также [ править ]
Ссылки [ править ]
- ↑ Перейти обратно: Перейти обратно: а б с Обновления ISE 14.7 , загрузки Xilinx
- ^ «Руководство пользователя Foundation Series ISE 3.1i» (PDF) . 100728 xilinx.com
- ↑ Перейти обратно: Перейти обратно: а б с д и ж г час я дж к л м Справочник по сетевым и встроенным системам управления , Springer Science & Business Media, 14 ноября 2007 г.
- ^ Проектирование встраиваемых систем с использованием платформ FPGA , Морган Кауфманн, 10 сентября 2010 г.
- ↑ Перейти обратно: Перейти обратно: а б Проектирование схем с использованием VHDL , MIT Press, 2004 г.
- ^ Достижения в области компьютерных наук и информационной инженерии , Springer Science & Business Media, 11 мая 2012 г.
- ^ Ширрифф, Кен (сентябрь 2020 г.). «Реверс-инжиниринг первого чипа FPGA XC2064» . righto.com . Самоиздаваемый блог хардкорного специалиста по реверсивному проектированию . Проверено 25 сентября 2020 г.
Я определил, как настроена большая часть битового потока XC2064... и написал программу для генерации информации CLB из файла битового потока... к сожалению, это один из тех проектов, где последние 20% занимают большую часть время, так что еще есть над чем работать.
- ^ «Xilinx Inc., форма 10-K, годовой отчет, дата подачи 25 мая 2012 г.» . secdatabase.com . Проверено 6 мая 2018 г.
- ^ Vivado Design Suite , первая версия, выпущенная в 2012 году, Xilinx Downloads
- ^ Прототипирование FPGA с помощью примеров Verilog , John Wiley & Sons, 20 сентября 2011 г.
- ↑ Перейти обратно: Перейти обратно: а б с д Справочник по цифровым потребительским технологиям , Elsevier, 30 апреля 2004 г.