SSE5
SSE5 предложенное (сокращение от Streaming SIMD Extensions version 5 ) — это расширение набора инструкций SIMD, AMD 30 августа 2007 года в качестве дополнения к 128-битным основным инструкциям SSE в архитектуре AMD64 .
AMD решила не реализовывать SSE5, как предлагалось изначально. В мае 2009 года AMD заменила SSE5 тремя меньшими расширениями набора команд, названными XOP , FMA4 и F16C , которые сохраняют предложенную функциональность SSE5, но кодируют инструкции по-другому для лучшей совместимости с предложенным Intel набором инструкций AVX .
Три набора инструкций, производных от SSE5, были представлены в ядре процессора Bulldozer , выпущенном в октябре 2011 года по 32-нм техпроцессу. [1]
Совместимость
[ редактировать ]Пакет расширений AMD SSE5 не включает в себя полный набор инструкций Intel SSE4 . , что делает его скорее конкурентом SSE4, чем его преемником
Улучшения SSE5
[ редактировать ]Предложенный набор инструкций SSE5 состоял из 170 инструкций (включая 46 базовых), многие из которых предназначены для улучшения однопоточной производительности. Некоторые инструкции SSE5 представляют собой инструкции с тремя операндами , использование которых увеличит среднее количество инструкций за цикл, достижимое с помощью x86 . кода [2] Избранные новые инструкции включают: [3]
- Объединенные инструкции умножения-накопления (FMACxx)
- Инструкции целочисленного умножения-накопления (IMAC, IMADC)
- Инструкции перестановки (PPERM, PERMPx) и условного перемещения (PCMOV).
- Инструкции по контролю точности, округлению и преобразованию
AMD заявила, что SSE5 обеспечит значительное повышение производительности, особенно в высокопроизводительных вычислениях (HPC), мультимедиа и приложениях компьютерной безопасности , включая 5-кратный прирост производительности для шифрования AES и 30-процентный прирост производительности для дискретного косинусного преобразования (DCT), используемого для пример обработки видео. [2]
редакция 2009 г.
[ редактировать ]Спецификация SSE5 включала предложенное расширение общей схемы кодирования инструкций x86 , позволяющее инструкциям иметь более двух операндов. В 2008 году Intel объявила о своем планируемом наборе инструкций AVX , который предлагал другой способ кодирования инструкций с более чем двумя операндами. Две предложенные схемы кодирования, SSE5 и AVX, несовместимы друг с другом, хотя схема AVX имеет определенные преимущества перед схемой SSE5: самое главное, у AVX достаточно места для будущих расширений, включая большие размеры векторов.
В мае 2009 года AMD опубликовала пересмотренную спецификацию будущих инструкций. В этой версии изменена схема кодирования, чтобы сделать ее совместимой со схемой AVX, но с другим байтом префикса, чтобы избежать совпадения между инструкциями, представленными AMD, и инструкциями, представленными Intel.
Пересмотренный набор инструкций больше не носит названия SSE5, которое критиковали за вводящее в заблуждение, но большинство инструкций в новой версии функционально идентичны исходной спецификации SSE5 - отличается только способ кодирования инструкций. Планируемые дополнения к набору инструкций AMD состоят из трёх подмножеств:
- XOP : умножения-накопления целочисленных векторов, горизонтальное сложение целочисленных векторов, сравнение целочисленных векторов, инструкции сдвига и вращения, инструкции перестановки байтов и условного перемещения, извлечение дробей с плавающей запятой. инструкции
- FMA4 вектора с плавающей запятой : Умножение-накопление .
- F16C : половинной точности . преобразование с плавающей запятой
И XOP, и FMA4 удалены в новых процессорах AMD, использующих микроархитектуру Zen . [4]
См. также
[ редактировать ]Ссылки
[ редактировать ]- ^ Грушка, Джоэл (14 ноября 2008 г.). «AMD Fusion теперь перенесен на 2011 год» . Арс Техника .
- ^ Перейти обратно: а б Вэнс, Эшли (30 августа 2007 г.). «AMD планирует однопоточное ускорение с помощью расширений x86» . Регистр .
- ^ «Набор 128-битных инструкций SSE5» . AMD Центр разработчиков . Архивировано из оригинала 15 января 2008 года . Проверено 28 января 2008 г.
- ^ Майкл Ларабель (3 марта 2017 г.). «Влияние настройки компилятора GCC Zen на производительность AMD Ryzen» . Фороникс .
Но поскольку Zen представляет собой дизайн с чистого листа, в процессорах Bulldozer есть некоторые расширения набора команд, которых нет в Zen/znver1. К числу отсутствующих больше относятся FMA4 и XOP.