РешеткаMico8
 | Эта статья нуждается в дополнительных цитатах для проверки . ( декабрь 2009 г. ) |
| Дизайнер | Решетка полупроводника |
|---|---|
| Биты | 8-битный |
| Дизайн | РИСК |
| Открыть | Нет |
| Регистры | |
| общего назначения | 32 |
LatticeMico8 ( FPGA — это 8-битное (RISC) микроконтроллера ядро программного процессора компьютера с сокращенным набором команд , оптимизированное для программируемых пользователем вентильных матриц ) и перекрестной архитектуры программируемых логических устройств от Lattice Semiconductor . Сочетая полный 18-битный набор команд с 32 регистрами общего назначения, LatticeMico8 представляет собой гибкий эталонный дизайн Verilog, подходящий для самых разных рынков, включая средства связи, потребительские, компьютерные, медицинские, промышленные и автомобильные рынки. Ядро потребляет минимальные ресурсы устройства, менее 200 справочных таблиц (LUT) в самой маленькой конфигурации, сохраняя при этом широкий набор функций.
LatticeMico8 лицензируется по новой свободной (IP) основной лицензии, первой такой лицензии, предлагаемой любым поставщиком FPGA. Основными преимуществами использования IP-ядра являются большая гибкость, улучшенная мобильность и отсутствие затрат. Это новое соглашение предоставляет некоторые преимущества стандартных лицензий с открытым исходным кодом и позволяет пользователям сочетать собственные разработки с ядром. Кроме того, он позволяет распространять проекты в формате битового потока или FPGA, не сопровождая их копией лицензии. Разработчики обязаны сохранять конфиденциальность исходного кода ядра и использовать его «исключительно для целей проектной документации и подготовки производных работ… для разработки проектов для программирования программируемых логических устройств Lattice». [1]
Особенности [ править ]
- 8-битный путь данных
- 18-битные инструкции
- 32 регистра общего назначения
- 32 байта внутренней оперативной памяти
- Ввод/вывод осуществляется с помощью «Портов» (до 256 номеров портов).
- Дополнительные 256 байт внешней оперативной памяти.
- Два цикла на инструкцию
- Периферийное устройство эталонного дизайна с решетчатым UART
Ссылки [ править ]
- ^ «Эталонный дизайн с лицензионным соглашением об исходном коде» . Проверено 1 февраля 2011 г.
 | Эта микрокомпьютерах или микропроцессорах статья о незавершена . Вы можете помочь Википедии, расширив ее . |