Структурированная платформа ASIC

Структурированная ASIC — это промежуточная технология между ASIC и FPGA , предлагающая высокую производительность, характерную для ASIC, и низкую стоимость NRE , характерную для FPGA. Использование структурированных ASIC позволяет быстро выводить продукты на рынок, иметь более низкую стоимость и легко разрабатывать.

В FPGA межсоединения и логические блоки программируются после изготовления , что обеспечивает высокую гибкость проектирования и простоту отладки при прототипировании. Однако возможности FPGA по реализации больших схем ограничены как по размеру, так и по скорости из-за сложности программируемой маршрутизации и значительного пространства, занимаемого элементами программирования, например, SRAM , MUX . С другой стороны, процесс проектирования ASIC стоит дорого. Для каждого дизайна нужен совершенно другой набор масок. Структурированная ASIC является решением между этими двумя. По сути, он имеет ту же структуру, что и FPGA, но его можно программировать по маске, а не на месте, путем настройки одного или нескольких переходных слоев между металлическими слоями. Каждый бит конфигурации SRAM может быть заменен путем установки или отсутствия переходного отверстия между металлическими контактами.

Ряд коммерческих поставщиков представили структурированные продукты ASIC. Они имеют широкий диапазон конфигураций: от одного слоя переходных отверстий до шести металлических и шести слоев переходных отверстий. Hardcopy-II компании Altera и Nextreme компании eASIC являются примерами коммерческих структурированных ASIC.

См. также

Массив ворот
Altera Corp - « Структурированные ASIC HardCopy II »
eASIC Corp — « Структурированный ASIC Nextreme »

Ссылки

Чун Хок Хо и др. - " FPGA с плавающей запятой: архитектура и моделирование "
Чун Хок Хо и др. - « ДОМЕННО-СПЕЦИАЛЬНАЯ ГИБРИДНАЯ ПЛИС: АРХИТЕКТУРА И ПРИЛОЖЕНИЯ С ПЛАВАЮЩЕЙ ТОЧКОЙ »
Стив Уилтон и др. - « Синтезируемая встроенная структура FPGA, ориентированная на тракт данных »
Стив Уилтон и др. - « Синтезируемая встроенная структура FPGA, ориентированная на тракт данных, для кремниевых приложений отладки »
Энди Йе и Джонатан Роуз - « Использование соединений на основе шины для повышения плотности программируемой вентильной матрицы для реализации схем передачи данных »
Ян Куон, Аарон Эгиер и Джонатан Роуз - « Проектирование, компоновка и проверка FPGA с использованием автоматизированных инструментов »
Ян Куон, Рассел Тессье и Джонатан Роуз - « Архитектура FPGA: исследование и проблемы »
Ян Куон и Джонатан Роуз - « Измерение разрыва между FPGA и ASIC »
Стефан Бадель и Элизабет Дж. Брауэр - « Реализация структурированной структуры ASIC с использованием программируемых дифференциальных ячеек MCML »
Кануприя Гулати, Нихил Джаякумар и Сунил П. Хатри - « Подход к проектированию структурированных ASIC с использованием логики проходных транзисторов »
Хи Конг Фун, Мэтью Яп и Чуан Кхе Чай - « Высокосовместимая архитектура для оптимального перехода от FPGA к структурированным ASIC »
Яджун Ран и Малгожата Марек-Садовска - « Проектирование логических блоков, настраиваемых посредством конфигурации, для обычной структуры »
Р. Рид Тейлор и Герман Шрнит - « Создание структурированной ASIC с учетом энергопотребления »
Дженнифер Л. Вонг, Фариназ Куршанфар и Миодраг Потконьяк - « Гибкие ASIC: общее маскирование для нескольких медиапроцессоров »

Внешние ссылки: eda.ee.ucla.edu/EE201A-04Spring/ASICslides.ppt