✖


Jump to content

Статическая оперативная память

Не путать с синхронной динамической оперативной памятью (SDRAM).
Статический чип оперативной памяти из клона Nintendo Entertainment System (2 КБ × 8 бит).
памяти компьютера и хранения данных компьютера Типы
Общий
Неустойчивый
БАРАН
Исторический
Энергонезависимый
ПЗУ
NVRAM
ранней стадии NVRAM
Аналоговая запись
Оптический
В разработке
Исторический

Статическая оперативная память ( статическое ОЗУ или SRAM ) — это тип оперативной памяти используется схема с фиксацией (триггер) (ОЗУ), в которой для хранения каждого бита . SRAM — энергозависимая память ; данные теряются при отключении питания.

Термин статический отличает SRAM от DRAM ( динамическая память с произвольным доступом):

  • SRAM будет хранить свои данные постоянно при наличии питания, тогда как данные в DRAM разрушаются за секунды и, следовательно, должны периодически обновляться .
  • SRAM быстрее, чем DRAM, но дороже с точки зрения площади кремния и стоимости.
  • SRAM обычно используется для кэша и внутренних регистров ЦП , компьютера а DRAM — для основной памяти .

История [ править ]

Полупроводниковая биполярная SRAM была изобретена в 1963 году Робертом Норманом в компании Fairchild Semiconductor . [1] SRAM металл-оксид-полупроводник (MOS-SRAM) был изобретен в 1964 году Джоном Шмидтом из Fairchild Semiconductor. Это была 64-битная MOS p-канальная SRAM. [2] [3]

SRAM была основной движущей силой любого нового процесса производства на основе КМОП -технологий с 1959 года, когда была изобретена КМОП. [4]

В 1964 году Арнольд Фарбер и Юджин Шлиг, работавшие в IBM, создали проводную ячейку памяти, используя затвор транзистора и туннельного диода защелку . Они заменили защелку двумя транзисторами и двумя резисторами — конфигурация, которая стала известна как ячейка Фарбера-Шлига. В том же году они представили раскрытие изобретения, но сначала оно было отклонено. [5] [6] В 1965 году Бенджамин Агуста и его команда из IBM создали 16-битный кремниевый чип памяти на основе ячейки Фарбера-Шлига с 80 транзисторами, 64 резисторами и 4 диодами.

В апреле 1969 года компания Intel Inc. представила свой первый продукт, Intel 3101, микросхему памяти SRAM, предназначенную для замены громоздких памяти с магнитными сердечниками модулей ; Его разрядность составляла 64 бита (В первых версиях из-за ошибки можно было использовать только 63 бита) [7] и был основан на транзисторах с биполярным переходом. [8] он был разработан с использованием рубиллита . [9]

Характеристики [ править ]

Хотя SRAM можно охарактеризовать как энергозависимую память , в ней сохраняется остаточная память данных . [10]

SRAM предлагает простую модель доступа к данным и не требует схемы обновления. Производительность и надежность хорошие, а энергопотребление в режиме ожидания низкое. [11]

Поскольку для реализации SRAM требуется больше транзисторов на бит, она менее плотная и более дорогая, чем DRAM, а также имеет более высокое энергопотребление во время доступа к чтению или записи. Потребляемая мощность SRAM широко варьируется в зависимости от частоты обращения к ней. [11]

Приложения [ править ]

Ячейки SRAM на кристалле STM32F103VGT6 микроконтроллера , вид в сканирующий электронный микроскоп . Изготовлено компанией STMicroelectronics по 180- нанометровому техпроцессу. Топология ячеек хорошо видна.
Сравнительное изображение ячеек SRAM размером 180 нанометров на микроконтроллере STM32F103VGT6, как видно под оптическим микроскопом.

Встроенное использование [ править ]

Многие категории промышленных и научных подсистем, автомобильной электроники и аналогичных встроенных систем содержат SRAM, которую в этом контексте можно называть ESRAM . [12] Некоторый объем (килобайты или меньше) также встроен практически во все современные устройства, игрушки и т. д., реализующие электронный пользовательский интерфейс.

SRAM в двухпортовой форме иногда используется для схем цифровой обработки сигналов в реальном времени . [13]

В компьютерах [ править ]

SRAM также используется в персональных компьютерах, рабочих станциях, маршрутизаторах и периферийном оборудовании: файлы регистров ЦП , внутренние кэши ЦП , внутренние кэши графического процессора и внешние кэши SRAM пакетного режима , буферы жесткого диска , маршрутизатора буферы и т. д. ЖК-экраны и принтеры также обычно используют SRAM. для отображения изображения (или его печати). ЖК-дисплеи могут иметь SRAM в своих контроллерах ЖК-дисплеев. SRAM использовалась в качестве основной памяти многих ранних персональных компьютеров, таких как ZX80 , TRS-80 Model 100 и VIC-20 .

Некоторые ранние карты памяти в конце 1980-х - начале 1990-х годов использовали SRAM в качестве носителя данных, для чего требовалась литиевая батарея для хранения содержимого SRAM. [14] [15]

Встроенный в чип [ править ]

SRAM может быть интегрирована в чип для:

Любители [ править ]

Любители, особенно энтузиасты самодельных процессоров, [16] часто предпочитают SRAM из-за простоты интерфейса. С ним гораздо проще работать, чем с DRAM, поскольку здесь нет циклов обновления, а шины адреса и данных часто доступны напрямую. [ нужна ссылка ] В дополнение к шинам и подключениям питания для SRAM обычно требуется только три элемента управления: включение чипа (CE), включение записи (WE) и включение вывода (OE). В синхронную SRAM также включен Clock (CLK). [17]

Типы SRAM [ править ]

Энергонезависимая SRAM [ править ]

Энергонезависимая SRAM (nvSRAM) имеет стандартную функциональность SRAM, но сохраняет данные при потере питания, обеспечивая сохранность критической информации. nvSRAM используются в самых разных ситуациях – в сетевых, аэрокосмических, медицинских и многих других. [18] – там, где сохранение данных имеет решающее значение и где батареи нецелесообразны.

Псевдостатическое ОЗУ [ править ]

Псевдостатическое ОЗУ (PSRAM) — это DRAM, объединенное со схемой самообновления. [19] Внешне он выглядит как более медленный SRAM, хотя и имеет преимущество в плотности и стоимости по сравнению с настоящим SRAM и без сложности доступа, свойственной DRAM.

По типу транзистора [ править ]

По системе счисления [ править ]

По функциям [ править ]

  • Асинхронный – не зависит от тактовой частоты; Входящие и исходящие данные контролируются переходом адреса. Примеры включают вездесущие 28-контактные чипы 8K × 8 и 32K × 8 (часто, но не всегда называемые чем-то вроде 6264 и 62C256 соответственно), а также аналогичные продукты со скоростью до 16 Мбит на чип.
  • Синхронный – все тайминги инициируются фронтами тактовой частоты. Адрес, входные данные и другие сигналы управления связаны с тактовыми сигналами.

В 1990-е годы для обеспечения быстрого доступа использовалась асинхронная SRAM. Асинхронная SRAM использовалась в качестве основной памяти для небольших встроенных процессоров без кэша, используемых во всем: от промышленной электроники и измерительных систем до жестких дисков и сетевого оборудования, а также во многих других приложениях. В настоящее время синхронная SRAM (например, DDR SRAM) используется скорее аналогично синхронной DRAM – DDR SDRAM скорее используется память , чем асинхронная DRAM . Интерфейс синхронной памяти работает намного быстрее, поскольку время доступа можно значительно сократить за счет использования конвейерной архитектуры. Кроме того, поскольку DRAM намного дешевле SRAM, SRAM часто заменяют DRAM, особенно в случае, когда требуется большой объем данных. Однако память SRAM намного быстрее при произвольном (не блочном/пакетном) доступе. Поэтому память SRAM в основном используется для кэша ЦП , небольшой встроенной памяти, FIFO или других небольших буферов.

По характеристикам [ править ]

  • Нулевой оборот шины (ZBT). Оборот — это количество тактовых циклов, необходимое для изменения доступа к SRAM с записи на чтение и наоборот. Время обработки для ZBT SRAM или задержка между циклом чтения и записи равна нулю.
  • syncBurst (syncBurst SRAM или SRAM с синхронной пакетной передачей) — обеспечивает синхронный доступ к пакетной записи в SRAM для увеличения количества операций записи в SRAM.
  • DDR SRAM — синхронный, один порт чтения/записи, ввод-вывод с двойной скоростью передачи данных.
  • SRAM с четырехкратной скоростью передачи данных — синхронная, отдельные порты чтения и записи, четырехкратная скорость ввода-вывода данных.

Дизайн [ править ]

Шеститранзисторная ячейка CMOS SRAM. WL: строка слов. BL: битовая строка.

Типичная ячейка SRAM состоит из шести МОП-транзисторов и часто называется ячейкой 6T SRAM . Каждый бит в ячейке хранится на четырех транзисторах (М1, М2, М3, М4), которые образуют два инвертора с перекрестной связью. Эта ячейка хранения имеет два стабильных состояния, которые используются для обозначения 0 и 1. Два дополнительных транзистора доступа служат для управления доступом к ячейке хранения во время операций чтения и записи. 6T SRAM — наиболее распространенный тип SRAM. [20] Помимо 6T SRAM, другие типы SRAM используют 4, 5, 7, [21] 8, 9, [20] 10 [22] (4T, 5T, 7T, 8T, 9T, 10T SRAM) или более транзисторов на бит. [23] [24] [25] Четырехтранзисторная SRAM довольно распространена в автономных устройствах SRAM (в отличие от SRAM, используемой для кэшей ЦП), реализованных в специальных процессах с дополнительным слоем поликремния , позволяющим использовать подтягивающие резисторы с очень высоким сопротивлением. [26] Принципиальным недостатком использования 4T SRAM является увеличение статической мощности из-за постоянного тока через один из понижающих транзисторов (M1 или M2).

Четырехтранзисторная SRAM обеспечивает преимущества в плотности за счет сложности производства. Резисторы должны иметь малые размеры и большие номиналы.

Иногда это используется для реализации более одного порта (чтения и/или записи), что может быть полезно в определенных типах видеопамяти и файлах регистров, реализованных с помощью многопортовой схемы SRAM.

Как правило, чем меньше транзисторов требуется на ячейку, тем меньше может быть каждая ячейка. Поскольку стоимость обработки кремниевой пластины относительно фиксирована, использование ячеек меньшего размера и, следовательно, упаковка большего количества битов на одну пластину снижает стоимость одного бита памяти.

Возможны ячейки памяти, в которых используется менее четырех транзисторов; однако такой 3Т [27] [28] или ячейки 1T — это DRAM, а не SRAM (даже так называемая 1T-SRAM ).

Доступ к ячейке осуществляется с помощью словной линии (WL на рисунке), которая управляет двумя транзисторами доступа M 5 и M 6 , которые, в свою очередь, контролируют, должна ли ячейка быть подключена к битовым линиям: BL и BL. Они используются для передачи данных как для операций чтения, так и для операций записи. Хотя наличие двух битовых линий не является строго обязательным, обычно используются как сигнал, так и его инверсия, чтобы улучшить запас по шуму и скорость.

Во время доступа для чтения битовые линии активно управляются инверторами в ячейке SRAM. Это улучшает пропускную способность SRAM по сравнению с DRAM — в DRAM битовая линия подключена к запоминающим конденсаторам, и распределение заряда заставляет битовую линию колебаться вверх или вниз. Симметричная структура SRAM также обеспечивает дифференциальную передачу сигналов , что облегчает обнаружение небольших колебаний напряжения. Еще одно отличие DRAM, которое способствует ускорению SRAM, заключается в том, что коммерческие микросхемы принимают все биты адреса одновременно. Для сравнения, в обычных DRAM адрес мультиплексируется на две половины, т.е. старшие биты, за которыми следуют младшие биты, по одним и тем же контактам корпуса, чтобы сохранить их размер и стоимость на низком уровне.

Размер SRAM с m адресными строками и n строками данных равен 2. м слова или 2 м × n бит. Наиболее распространенный размер слова составляет 8 бит, что означает, что один байт может быть прочитан или записан в каждый из двух битов. м разные слова внутри чипа SRAM. Некоторые распространенные микросхемы SRAM имеют 11 адресных линий (таким образом, емкость составляет 2 11 = 2048 = 2 тыс. слов) и 8-битное слово, поэтому их называют «2k × 8 SRAM».

Размеры ячейки SRAM на микросхеме определяются минимальным размером элемента процесса, используемого для изготовления микросхемы.

Работа SRAM [ править ]

Ячейка SRAM имеет три состояния:

  • Режим ожидания: Схема простаивает.
  • Чтение: Данные запрошены.
  • Написание: Обновление содержимого.

SRAM, работающая в режимах чтения и записи, должна обладать «читаемостью» и «стабильностью записи» соответственно. Три разных состояния работают следующим образом:

Ожидание [ править ]

Если словная линия не установлена, транзисторы доступа М 5 и М 6 отсоединяют ячейку от битовых линий. Два инвертора с перекрестной связью, образованные M 1 – M 4, будут продолжать усиливать друг друга, пока они подключены к источнику питания.

Чтение [ править ]

Теоретически для чтения требуется только утверждение словной линии WL и считывание состояния ячейки SRAM с помощью одного транзистора доступа и битовой линии, например M 6 , BL. Однако битовые линии относительно длинные и имеют большую паразитную емкость . Для ускорения чтения на практике используется более сложный процесс: цикл чтения начинается с предварительной зарядки обеих битовых линий BL и BL до высокого (логическая 1 ) напряжения. Затем установка словной линии WL включает оба транзистора доступа M 5 и M 6 , что приводит к небольшому падению напряжения на одной битовой линии BL. Тогда между линиями BL и BL будет небольшая разница напряжений. Усилитель чувствительности определит, какая линия имеет более высокое напряжение, и таким образом определит, была ли сохранена 1 или 0. Чем выше чувствительность усилителя считывания, тем быстрее операция считывания. Поскольку NMOS более мощный, понижение уровня проще. Поэтому битовые линии традиционно предварительно заряжаются до высокого напряжения. Многие исследователи также пытаются осуществлять предварительную зарядку при несколько низком напряжении, чтобы снизить энергопотребление. [29] [30]

Написание [ править ]

Цикл записи начинается с применения записываемого значения к битовым строкам. Чтобы записать 0, к битовым строкам применяется 0, например, установка BL в 1 и BL в 0. Это похоже на подачу импульса сброса на SR-защелку , которая заставляет триггер изменить состояние. 1 записывается путем инвертирования значений битовых строк. Затем утверждается WL, и значение, которое должно быть сохранено, фиксируется. Это работает, потому что входные драйверы битовых линий спроектированы так, чтобы быть намного более сильными, чем относительно слабые транзисторы в самой ячейке, поэтому они могут легко переопределить предыдущее состояние инверторы с перекрестной связью. На практике NMOS-транзисторы доступа M5 и M6 должны быть мощнее, чем нижние NMOS-транзисторы (M1 , M3 ) или верхние PMOS-транзисторы (M2 , M4 ) . Этого легко добиться, поскольку транзисторы PMOS намного слабее, чем NMOS при одинаковом размере. Следовательно, когда одна пара транзисторов (например, M 3 и M 4 ) лишь незначительно подавляется процессом записи, напряжение затвора противоположной пары транзисторов (M 1 и M 2 ) также изменяется. Это означает, что М Транзисторы 1 и М 2 легче переопределить и так далее. Таким образом, инверторы с перекрестной связью ускоряют процесс записи.

Поведение автобуса [ править ]

ОЗУ со временем доступа 70 нс выдаст действительные данные в течение 70 нс с момента, когда адресные строки станут действительными. Некоторые ячейки SRAM имеют «страничный режим», в котором слова страницы (256, 512 или 1024 слова) могут считываться последовательно со значительно более коротким временем доступа (обычно примерно 30 нс). Страница выбирается путем установки верхних адресных строк, а затем последовательно считываются слова, проходя через нижние адресные строки.

проблемы Производственные ​ ​

С появлением реализации ячеек SRAM на транзисторах FinFET они начали страдать от увеличения неэффективности размеров ячеек. За последние 30 лет (с 1987 по 2017 год) при неуклонном уменьшении размера транзистора (размера узла) сокращение занимаемой площади самой топологии ячеек SRAM замедлилось, что усложнило более плотную упаковку ячеек. [4]

Помимо проблем с размером, серьезной проблемой современных ячеек SRAM является утечка статического тока. Ток, который течет от положительного источника питания (V dd ), через элемент и на землю, увеличивается экспоненциально при повышении температуры элемента. Потребление энергии ячейки происходит как в активном, так и в режиме ожидания, таким образом, тратится полезная энергия без совершения какой-либо полезной работы. Несмотря на то, что за последние 20 лет проблема была частично решена с помощью метода Data Retention Volt (DRV) со степенью уменьшения от 5 до 10, уменьшение размера узла привело к падению скорости сокращения примерно до 2. [4]

Из-за этих двух проблем стало сложнее разрабатывать энергоэффективную и плотную память SRAM, что побудило полупроводниковую промышленность искать альтернативы, такие как STT-MRAM и F-RAM . [4] [31]

Исследования [ править ]

В 2019 году французский институт сообщил об исследовании Интернета вещей для 28-нм изготовленной микросхемы . [32] Он был основан на полностью обедненных кремниевых транзисторах с изолятором (FD-SOI), имел двухпортовую шину памяти SRAM для синхронного/асинхронного доступа и селективное виртуальное заземление (SVGND). В исследовании утверждалось, что удалось достичь сверхнизкого тока SVGND в режимах «сна» и чтения за счет точной настройки его напряжения. [32]

См. также [ править ]

Викискладе есть медиафайлы, связанные с СРАМ и CMOS_RAM .

Ссылки [ править ]

  1. ^ «1966: Полупроводниковые ОЗУ удовлетворяют потребности в высокоскоростных запоминающих устройствах» . Музей истории компьютеров . Проверено 19 июня 2019 г.
  2. ^ «1970: динамическое ОЗУ MOS конкурирует с памятью на магнитных сердечниках по цене» . Музей истории компьютеров .
  3. ^ «Лекции памяти» (PDF) .
  4. ^ Jump up to: Перейти обратно: а б с д Уокер, Эндрю (17 декабря 2018 г.). «Проблема со SRAM» . ЭЭ Таймс .
  5. ^ US 3354440A , Арнольд С. Фарбер и Юджин С. Шлиг, «Массив неразрушающей памяти», выдан 21 ноября 1967 г., передан IBM.  [ мертвая ссылка ]
  6. ^ Эмерсон В. Пью; Лайл Р. Джонсон; Джон Х. Палмер (1991). Системы IBM 360 и Early 370 . МТИ Пресс. п. 462. ИСБН  9780262161237 .
  7. ^ Волк, Эндрю М.; Столл, Питер А.; Метрович, Павел (первый квартал 2001 г.). «Воспоминания о ранней разработке чипов в Intel» (PDF) . Журнал технологий Intel . 5 (1): 11 – через Intel.
  8. ^ «Intel в 50 лет: первый продукт Intel – 3101» . Отдел новостей Intel . 14 мая 2018 г. Архивировано из оригинала 01 февраля 2023 г. Проверено 1 февраля 2023 г.
  9. ^ 64-битная статическая оперативная память Intel Rubylith: 6 , c. 1970 , получено 28 января 2023 г.
  10. ^ Сергей Скоробогатов (июнь 2002 г.). «Низкотемпературная остаточная намагниченность данных в статической оперативной памяти» . Компьютерная лаборатория Кембриджского университета . дои : 10.48456/tr-536 . Проверено 27 февраля 2008 г.
  11. ^ Jump up to: Перейти обратно: а б Налл, Линда; Лобур, Юлия (2006). Основы компьютерной организации и архитектуры . Издательство Джонс и Бартлетт. п. 282. ИСБН  978-0763737696 . Проверено 14 сентября 2021 г.
  12. ^ Фахад Ариф (5 апреля 2014 г.). «Microsoft заявляет, что ESRAM Xbox One — это «огромная победа», и объясняет, как она позволяет достигать разрешения 1080p/60 кадров в секунду» . Проверено 24 марта 2020 г.
  13. ^ Интерфейс общей памяти с TMS320C54x DSP (PDF) , получено 4 мая 2019 г.
  14. ^ Стэм, Ник (21 декабря 1993 г.). «Системная архитектура PCMCIA» . ПК Маг . Ziff Davis, Inc. – через Google Книги.
  15. ^ Мацкин, Джонатан (26 декабря 1989 г.). «Портфолио Atari за 399 долларов предлагает портативный компьютер Poqet» . ПК Маг . Ziff Davis, Inc. – через Google Книги.
  16. ^ «Самодельный процессор – с нуля: Сваричевский Михаил» . 3.14.by. ​
  17. ^ «Курс встраиваемых систем – модуль 15: Интерфейс памяти SRAM к микроконтроллеру во встраиваемых системах» . Проверено 12 апреля 2024 г.
  18. ^ Компьютерная организация (4-е изд.). [Sl]: МакГроу-Хилл. 1 июля 1996 г. ISBN  978-0-07-114323-3 .
  19. ^ «Асинхронная/страничная память PSRAM 3,0 В» (PDF) . Микрон . Проверено 4 мая 2019 г.
  20. ^ Jump up to: Перейти обратно: а б Рати, Ниту; Кумар, Анил; Гупта, Нирадж; Сингх, Санджай Кумар (2023). «Обзор маломощных статических запоминающих устройств с произвольным доступом (SRAM)» . 2023 IEEE Устройства для интегральных схем (DevIC) . стр. 455–459. дои : 10.1109/DevIC57758.2023.10134887 . ISBN  979-8-3503-4726-5 . S2CID   258984439 .
  21. ^ Чен, Вай-Кай (3 октября 2018 г.). Справочник по СБИС . ЦРК Пресс. ISBN  978-1-4200-0596-7 – через Google Книги.
  22. ^ Кулкарни, Джейдип П.; Ким, Киджонг; Рой, Кошик (2007). «Надежная подпороговая SRAM на основе триггера Шмитта на 160 мВ». Журнал IEEE твердотельных схем . 42 (10): 2303. Бибкод : 2007IJSSC..42.2303K . дои : 10.1109/JSSC.2007.897148 . S2CID   699469 .
  23. ^ «Рабочая двухпортовая SRAM 9T/18T, допускающая изменение напряжения 0,45 В» . Март 2011 г. стр. 1–4. дои : 10.1109/ISQED.2011.5770728 . S2CID   6397769 .
  24. ^ Патент США 6975532: Квазистатическая оперативная память.
  25. ^ «Оптимизация площади в ячейках SRAM 6T и 8T с учетом V-го изменения будущих процессов - MORITA и др. E90-C (10): 1949 - Транзакции IEICE в электронике» . Архивировано из оригинала 5 декабря 2008 г.
  26. ^ Престон, Рональд П. (2001). «14: Регистрация файлов и кэшей» (PDF) . Проектирование высокопроизводительных микропроцессорных схем . IEEE Пресс. п. 290. Архивировано из оригинала (PDF) 9 мая 2013 г. Проверено 1 февраля 2013 г.
  27. ^ Патент США 6975531: 3-транзисторная ячейка усиления DRAM 6F2.
  28. ^ Технология 3T-iRAM (r)
  29. ^ Кабир, Хусейн Мохаммед Дипу; Чан, Мансун (2 января 2015 г.). «Система предварительной зарядки SRAM для снижения мощности записи» . HKIE-транзакции . 22 (1): 1–8. дои : 10.1080/1023697X.2014.970761 . S2CID   108574841 – через CrossRef.
  30. ^ «CiteSeerX» . CiteSeerX . CiteSeerX   10.1.1.119.3735 .
  31. ^ Уокер, Эндрю (6 февраля 2019 г.). «Гонка началась» . ЭЭ Таймс .
  32. ^ Jump up to: Перейти обратно: а б Реда, Бумчедда (20 мая 2019 г.). «Сверхнизкое напряжение и энергоэффективная конструкция SRAM с новыми технологиями для приложений Интернета вещей» . Гренобль-Альпский университет .
Retrieved from "https://en.wikipedia.org/w/index.php?title=Static_random-access_memory&oldid=1222723214"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 944105f9aaed7a101492750826a4a6d6__1715084700
URL1:https://arc.ask3.ru/arc/aa/94/d6/944105f9aaed7a101492750826a4a6d6.html
Заголовок, (Title) документа по адресу, URL1:
Static random-access memory - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)