✖


Jump to content

Производство полупроводниковых приборов

Исследовательского центра Гленна НАСА Чистая комната
Полупроводник
устройство
изготовление
Масштабирование МОП-транзисторов
( узлы процесса )
Будущее

Производство полупроводниковых устройств — это процесс, используемый для производства полупроводниковых устройств , обычно интегральных схем (ИС), таких как компьютерные процессоры , микроконтроллеры и микросхемы памяти (например, флэш-память NAND и DRAM ). Это многоэтапный фотолитографический и физико-химический процесс (с такими этапами, как термическое окисление , осаждение тонких пленок, ионная имплантация, травление), в ходе которого электронные схемы постепенно создаются на пластине , обычно изготовленной из чистого монокристаллического полупроводника. материал. кремний Почти всегда используется различные соединения полупроводников , но для специализированных применений используются .

Процесс изготовления осуществляется на узкоспециализированных заводах по производству полупроводников , также называемых литейными заводами или «фабриками». [1] центральная часть представляет собой « чистую комнату ». В более совершенных полупроводниковых устройствах, таких как современные , . недель изготовление узлы 14/10/7 нм может занять до 15 недель, при этом в среднем по отрасли 11–13 [2] Производство на современных производственных объектах полностью автоматизировано, а автоматизированные системы обработки материалов обеспечивают транспортировку пластин от машины к машине. [3]

Пластина часто имеет несколько интегральных схем, которые называются кристаллами, поскольку представляют собой кусочки, вырезанные из одной пластины. Отдельные штампы отделяются от готовой пластины в процессе, называемом разделением штампов , который также называется нарезкой пластин. Затем штампы могут подвергаться дальнейшей сборке и упаковке. [4]

На производственных предприятиях пластины транспортируются в специальных герметичных пластиковых коробках, называемых FOUP . [3] ФОУП на многих предприятиях содержат внутреннюю азотную атмосферу. [5] [6] что помогает предотвратить окисление меди на пластинах. Медь используется в современных полупроводниках для проводки. [7] Внутренности технологического оборудования и ФОУП поддерживаются чище, чем окружающий воздух в чистом помещении. Эта внутренняя атмосфера известна как мини-среда и помогает повысить производительность, то есть количество работающих устройств на пластине. Эта мини-среда находится внутри EFEM (модуля внешнего интерфейса оборудования). [8] который позволяет машине получать FOUP и вводит в машину пластины из FOUP. Кроме того, многие машины также обрабатывают пластины в среде чистого азота или вакуума, чтобы уменьшить загрязнение и улучшить контроль процесса. [3] Производственным предприятиям необходимо большое количество жидкого азота для поддержания атмосферы внутри производственного оборудования и FOUP, которые постоянно продуваются азотом. [5] [6] Также может быть воздушная завеса или сетка. [9] между FOUP и EFEM, что помогает уменьшить количество влаги, попадающей в FOUP, и повысить урожайность. [10] [11]

Компании, производящие машины, используемые в процессе промышленного изготовления полупроводников, включают ASML , Applied Materials , Tokyo Electron и Lam Research .

Размер функции

[ редактировать ]

Размер элемента определяется шириной наименьших линий, которые можно нанести в процессе производства полупроводников. Это измерение известно как ширина линии. [12] [13] Нанесение рисунка часто относится к фотолитографии, которая позволяет определить дизайн или рисунок устройства на устройстве во время изготовления. [14] Ф 2 используется для измерения площади различных частей полупроводникового устройства в зависимости от размера элемента процесса производства полупроводников. Многие полупроводниковые устройства состоят из секций, называемых ячейками, и каждая ячейка представляет собой небольшую часть устройства, например ячейку памяти для хранения данных. Таким образом, Ф 2 используется для измерения площади, занимаемой этими ячейками или секциями. [15]

Конкретный полупроводниковый процесс имеет определенные правила относительно минимального размера (ширины или CD/критического размера) и пространства для элементов на каждом слое чипа. [16] Обычно новый полупроводниковый процесс имеет меньшие минимальные размеры и меньшее расстояние. В некоторых случаях это позволяет выполнить простую усадку кристалла существующей конструкции чипа для снижения затрат, повышения производительности и т.д. [16] и увеличить плотность транзисторов (количество транзисторов на единицу площади) без затрат на новую конструкцию.

Ранние полупроводниковые процессы имели произвольные названия поколений (а именно, HMOS I/II/III/IV и CHMOS III/III-E/IV/V). Позже каждый процесс нового поколения стал называться технологическим узлом. [17] или узел процесса , [18] [19] Обозначается минимальным размером элемента процесса в нанометрах (или исторически микрометрах процесса ) длины затвора транзистора , например, « процесс 90 нм ». Однако такого не было с 1994 года. [20] а количество нанометров, используемых для обозначения технологических узлов (см. « Международную технологическую дорожную карту полупроводников »), стало скорее маркетинговым термином, не имеющим стандартизированной связи с размерами функциональных элементов или плотностью транзисторов (количество транзисторов на единицу площади). [21]

Первоначально длина затвора транзистора была меньше, чем предполагалось в названии технологического узла (например, узел 350 нм); однако эта тенденция изменилась в 2009 году. [20] Размеры элементов не могут иметь никакой связи с нанометрами (нм), используемыми в маркетинге. Например, прежний 10-нм техпроцесс Intel на самом деле имеет особенности (кончики ребер FinFET ) шириной 7 нм, поэтому 10-нм техпроцесс Intel по плотности транзисторов аналогичен TSMC техпроцессу 7-нм . Другой пример: 12- и 14-нм техпроцессы GlobalFoundries имеют схожие размеры элементов. [22] [23] [21]

История

[ редактировать ]
См. также: Список примеров полупроводникового масштаба , Закон Мура , МОП-интегральная схема , Полупроводниковая промышленность и Плотность транзисторов.

20 век

[ редактировать ]

Усовершенствованный тип технологии MOSFET , CMOS , был разработан Чи-Танг Са и Фрэнком Ванлассом в Fairchild Semiconductor в 1963 году. [24] [25] КМОП была коммерциализирована компанией RCA в конце 1960-х годов. [24] RCA начала коммерческое использование КМОП для своих интегральных схем серии 4000 в 1968 году, начиная с техпроцесса 20   мкм, а затем постепенно масштабируясь до техпроцесса 10 мкм в течение следующих нескольких лет. [26] Многие первые производители полупроводниковых устройств разработали и построили собственное оборудование, такое как ионные имплантаторы. [27]

В 1963 году Гарольд М. Манасевит был первым, кто задокументировал эпитаксиальный рост кремния на сапфире , работая в подразделении Autonetics компании North American Aviation (ныне Boeing ). В 1964 году он опубликовал свои выводы вместе с коллегой Уильямом Симпсоном в Журнале прикладной физики . [28] В 1965 году К.В. Мюллер и П.Х. Робинсон изготовили МОП -транзистор (полевой транзистор металл-оксид-полупроводник), используя процесс кремний-на-сапфире в лабораториях RCA . [29]

Производство полупроводниковых устройств с тех пор распространилось из Техаса и Калифорнии в 1960-х годах на остальной мир, включая Азию , Европу и Ближний Восток .

Размер пластин со временем увеличился: с 25 мм в 1960 году до 50 мм в 1969 году, 100 мм в 1976 году, 125 мм в 1981 году, 150 мм в 1983 году и 200 мм в 1992 году. [30] [31]

В эпоху 2-дюймовых пластин их обрабатывали вручную с помощью пинцета и удерживали вручную в течение времени, необходимого для данного процесса. Пинцеты были заменены вакуумными палочками, поскольку они генерируют меньше частиц. [32] которые могут загрязнить пластины. Носители или кассеты для вафель, которые могут вмещать несколько пластин одновременно, были разработаны для переноса нескольких пластин между этапами процесса, но пластины приходилось снимать с носителя по отдельности, обрабатывать и возвращать на носитель, поэтому были разработаны кислотостойкие носители, чтобы исключить Это трудоемкий процесс, поэтому всю кассету с пластинами погружали в ванны для влажного травления и влажной очистки. Когда размеры пластин увеличивались до 100 мм, вся кассета часто погружалась неравномерно, и качество результатов по всей пластине становилось трудно контролировать. К тому времени, когда появились пластины диаметром 150 мм, кассеты уже не погружались в воду и использовались только в качестве держателей и держателей для хранения пластин, а для обработки пластин стала преобладать робототехника. При использовании пластин диаметром 200 мм ручное обращение с кассетами пластин становится рискованным, поскольку они тяжелее. [33]

В 1970-х годах несколько компаний перевели свою технологию производства полупроводников с биполярной на КМОП-технологию. [34] Оборудование для производства полупроводников считается дорогостоящим с 1978 года. [35]

В 1984 году KLA разработала первый автоматический прибор для проверки прицельной марки и фотомаски. [36] В 1985 году KLA разработала автоматический инструмент для контроля кремниевых пластин, который заменил ручной контроль с помощью микроскопа. [37]

В 1985 году компания STmicroelectronics изобрела BCD, также называемый BCDMOS, процесс производства полупроводников с использованием биполярных , CMOS и LDMOS устройств. [38] Его также можно сделать с помощью биполярных, CMOS и DMOS устройств. [39] Компания Applied Materials разработала первый практичный многокамерный или кластерный инструмент для обработки пластин Precision 5000. [40]

До 1980-х годов физическое осаждение из паровой фазы было основным методом нанесения материалов на пластины, вплоть до появления химического осаждения из паровой фазы. [41] Оборудование с диффузионными насосами было заменено на оборудование с турбомолекулярными насосами, поскольку в последних не используется масло, которое часто загрязняет пластины при обработке в вакууме. [42]

Пластины диаметром 200 мм впервые были использованы для изготовления чипсов в 1990 году. Они стали стандартом до тех пор, пока в 2000 году не были представлены пластины диаметром 300 мм. [43] [44] Мостовые инструменты использовались при переходе от пластин диаметром 150 мм к пластинам диаметром 200 мм. [45] и при переходе с пластин 200 мм на 300 мм. [46] [47] Полупроводниковая промышленность внедрила пластины большего размера, чтобы удовлетворить возросший спрос на чипы, поскольку пластины большего размера обеспечивают большую площадь поверхности на пластину. [48] Со временем отрасль перешла на пластины диаметром 300 мм, что привело к внедрению FOUP. [49] но многие продукты, которые не являются продвинутыми, по-прежнему производятся на пластинах диаметром 200 мм, например, аналоговые микросхемы, радиочастотные микросхемы, силовые микросхемы, BCDMOS и MEMS. устройства [50] Некоторые процессы, такие как очистка, [51] ионная имплантация, [52] [53] травление, [54] отжиг [55] и окисление [56] начали применять обработку отдельных пластин вместо пакетной обработки пластин, чтобы улучшить воспроизводимость результатов. [57] [58] Аналогичная тенденция существовала и в производстве МЭМС. [59] В 1998 году компания Applied Materials представила Producer, кластерный инструмент, который имел камеры, сгруппированные попарно для обработки пластин, которые имели общий вакуум и линии подачи, но были изолированы в остальном, что было революционно для того времени, поскольку предлагало более высокую производительность, чем другие кластерные инструменты без жертвуя качеством из-за изолированной конструкции камеры. [60] [45]

21 век

[ редактировать ]

сегодня Полупроводниковая промышленность является глобальным бизнесом. Ведущие производители полупроводников обычно имеют предприятия по всему миру. Samsung Electronics , крупнейший в мире производитель полупроводников, имеет предприятия в Южной Корее и США. Intel , второй по величине производитель, имеет предприятия в Европе и Азии, а также в США. TSMC , крупнейший в мире литейный завод , имеет предприятия на Тайване, в Китае, Сингапуре и США. Qualcomm и Broadcom входят в число крупнейших компаний по производству полупроводников, не имеющих собственных производственных мощностей , и передают свое производство таким компаниям, как TSMC. [61] У них также есть объекты, разбросанные по разным странам. Поскольку средний уровень использования полупроводниковых устройств увеличился, долговечность стала проблемой, и производители начали проектировать свои устройства так, чтобы они прослужили достаточно долго, и это зависит от рынка, для которого предназначено устройство. Особенно это стало проблемой на узле 10 нм. [62] [63]

Технология кремний на изоляторе (SOI) используется в . одно-, двух-, четырех-, шести- и восьмиядерных процессорах AMD, выпускаемых с 2001 года [64] При переходе от пластин диаметром 200 мм к пластинам 300 мм в 2001 году использовалось множество мостовых инструментов, которые могли обрабатывать пластины диаметром как 200 мм, так и 300 мм. [65] В то время 18 компаний могли производить чипы по передовому 130-нм техпроцессу. [66]

В 2006 году предполагалось, что пластины диаметром 450 мм будут приняты на вооружение в 2012 году, а пластины диаметром 675 мм - к 2021 году. [67]

С 2009 года «узел» стал коммерческим названием в маркетинговых целях, обозначающим новые поколения технологических процессов, без какой-либо привязки к длине литника, шагу металла или шагу литника. [68] [69] [70] Например, GlobalFoundries техпроцесс 7-нм Intel был похож на 10-нм техпроцесс , поэтому традиционное понятие технологического узла стало размытым. [71] Кроме того, 10-нм техпроцессы TSMC и Samsung лишь немного плотнее 14-нм техпроцесса Intel по плотности транзисторов. На самом деле они намного ближе к 14-нм техпроцессу Intel, чем к 10-нм техпроцессу Intel (например, шаг ребер 10-нм техпроцесса Samsung точно такой же, как и у 14-нм техпроцесса Intel: 42 нм). [72] [73] Intel изменила название своего 10-нм процесса, чтобы позиционировать его как 7-нм процесс. [74] По мере того, как транзисторы становятся меньше, новые эффекты начинают влиять на проектные решения, такие как самонагрев транзисторов, а другие эффекты, такие как электромиграция, стали более очевидными после перехода на 16-нм узел. [75] [76]

В 2011 году Intel продемонстрировала полевые транзисторы Fin (FinFET), в которых затвор окружает канал с трех сторон, что позволяет повысить энергоэффективность и снизить задержку затвора — и, следовательно, повысить производительность — по сравнению с планарными транзисторами на узле 22 нм, поскольку планарные транзисторы которые имеют только одну поверхность, действующую как канал, начали страдать от эффектов коротких каналов. [77] [78] [79] [80] [81] Стартап под названием SuVolta создал технологию Deeply Depleted Channel (DDC), чтобы конкурировать с транзисторами FinFET, в которых на узле 65 нм используются планарные транзисторы, которые очень слабо легированы. [82]

был предложен ряд транзисторных архитектур К 2018 году для возможной замены FinFET , большинство из которых были основаны на концепции GAAFET : [83] горизонтальные и вертикальные нанопроволоки, горизонтальные нанолистовые транзисторы [84] [85] (Samsung MBCFET, Intel Nanoribbon), вертикальный полевой транзистор (VFET) и другие вертикальные транзисторы, [86] [87] комплементарный полевой транзистор (CFET), многослойный полевой транзистор, вертикальные полевые транзисторы, FinFET с полупроводниковыми материалами III-V (III-V FinFET), [88] [89] несколько типов транзисторов с горизонтальным затвором, таких как нанокольцо, шестиугольный провод, квадратный провод и транзисторы с круглым затвором [90] и полевой транзистор с отрицательной емкостью (NC-FET), в котором используются совершенно разные материалы. [91] FD-SOI рассматривался как потенциальная недорогая альтернатива FinFET. [92]

По состоянию на 2019 год 14-нм и 10-нм чипы находятся в массовом производстве Intel, UMC , TSMC, Samsung, Micron , SK Hynix , Toshiba Memory и GlobalFoundries, а 7-нм техпроцессы находятся в массовом производстве TSMC и Samsung, хотя их 7-нм техпроцесс определение узла аналогично 10-нанометровому процессу Intel. процесс 5-нанометровый начал производиться компанией Samsung в 2018 году. [93] По состоянию на 2019 год узлом с самой высокой плотностью транзисторов TSMC .   является 5- нанометровый узел N5 [94] с плотностью 171,3   миллиона транзисторов на квадратный миллиметр. [95] В 2019 году Samsung и TSMC объявили о планах по производству 3-нанометровых узлов. GlobalFoundries решила прекратить разработку новых узлов за пределами 12 нанометров в целях экономии ресурсов, поскольку определила, что создание нового завода для обработки заказов менее 12 нм выйдет за рамки финансовых возможностей компании. [96]

С 2020 по 2022 год наблюдался глобальный дефицит чипов . Во время дефицита, вызванного пандемией COVID-19, многие производители полупроводников запретили сотрудникам покидать территорию компании. [97] Многие страны предоставляют субсидии полупроводниковым компаниям на строительство новых заводов или фабрик. Многие компании пострадали от поддельных чипов. [98] Полупроводники стали жизненно важными для мировой экономики и национальной безопасности некоторых стран. [99] [100] [101] США попросили TSMC не производить полупроводники для китайской компании Huawei. [102] Были исследованы CFET-транзисторы, в которых NMOS- и PMOS-транзисторы располагаются друг над другом. Были оценены два подхода к созданию этих транзисторов: монолитный подход, при котором оба типа транзисторов создавались за один процесс, и последовательный подход, при котором два типа транзисторов создавались отдельно, а затем складывались друг в друга. [103]

Список шагов

[ редактировать ]

Это список методов обработки, которые неоднократно используются при создании современного электронного устройства; этот список не обязательно подразумевает конкретный заказ или то, что все методы используются во время производства, поскольку на практике порядок и применяемые методы часто зависят от технологических предложений литейных заводов или от производителя интегрированных устройств (IDM) для их собственные продукты, и для полупроводникового устройства могут не потребоваться все методы. Оборудование для проведения этих процессов производится несколькими компаниями . Перед запуском завода по производству полупроводников все оборудование должно быть протестировано. [104] Эти процессы выполняются после проектирования интегральной схемы . Фабрика полупроводников работает круглосуточно и без выходных. [105] и многие фабрики используют большое количество воды, в первую очередь для ополаскивания чипсов. [106]

такие этапы, как травление по Райту Дополнительно могут быть выполнены .

Прогресс миниатюризации и сравнение размеров узлов процесса производства полупроводников с некоторыми микроскопическими объектами и длинами волн видимого света

Предотвращение загрязнений и дефектов

[ редактировать ]
Основная статья: Чистое помещение

Когда ширина элементов была намного больше, чем примерно 10 микрометров , чистота полупроводников не была такой большой проблемой, как сегодня при производстве устройств. В 1960-е годы рабочие могли работать над полупроводниковыми приборами в уличной одежде. [127] Поскольку устройства становятся все более интегрированными, чистые помещения должны стать еще чище. Сегодня на производственных предприятиях используется фильтрованный воздух под давлением, чтобы удалить даже мельчайшие частицы, которые могут оседать на пластинах и способствовать возникновению дефектов. На потолках чистых помещений для производства полупроводников через регулярные промежутки времени устанавливаются вентиляторные фильтрующие устройства (ФФУ) для постоянной замены и фильтрации воздуха в чистом помещении; Полупроводниковое основное оборудование также может иметь свои собственные FFU для очистки воздуха в EFEM оборудования, что позволяет оборудованию принимать пластины в FOUP. FFU в сочетании с фальшполом с решетками помогают обеспечить ламинарный поток воздуха, гарантируя, что частицы немедленно опускаются на пол и не остаются во взвешенном состоянии в воздухе из-за турбулентности. Рабочие предприятий по производству полупроводников обязаны носить костюмы для чистых помещений , чтобы защитить устройства от загрязнения людьми. [128] Для увеличения производительности FOUP и полупроводниковое основное оборудование могут иметь мини-среду с уровнем пыли класса 1 по ISO, а FOUP могут иметь еще более чистую микросреду. [11] [8] Блоки FOUP и SMIF изолируют пластины от воздуха в чистом помещении, увеличивая производительность, поскольку уменьшают количество дефектов, вызванных частицами пыли. Кроме того, на фабриках в чистых помещениях должно находиться как можно меньше людей, чтобы облегчить поддержание чистоты помещений, поскольку люди, даже в костюмах для чистых помещений, выделяют большое количество частиц, особенно при ходьбе. [129] [128] [130]

Вафли

[ редактировать ]
Основные статьи: пластины (электроника) и монокристаллический кремний.

Типичная пластина изготавливается из чрезвычайно чистого кремния , который выращивается в монокристаллические цилиндрические слитки ( були ) диаметром до 300 мм (чуть менее 12 дюймов) с использованием процесса Чохральского . Эти слитки затем нарезают на пластины толщиной около 0,75 мм и полируют до получения очень ровной и плоской поверхности. В процессе производства пластины часто группируются в партии, которые представлены ФОУП, СМИФ или вафельной кассетой, которые являются вафельоносителями. FOUP и SMIF можно транспортировать на производстве между машинами и оборудованием с помощью автоматизированной системы OHT (верхнего подъемного транспорта) AMHS (автоматизированной системы погрузочно-разгрузочных работ). [49] Помимо SMIF и FOUP, кассеты с пластинами могут быть помещены в коробку для пластин или коробку для переноски пластин. [131]

Обработка

[ редактировать ]
См. Также: Производство пластин.

При изготовлении полупроводниковых устройств различные этапы обработки делятся на четыре основные категории: нанесение, удаление, формирование рисунка и модификация электрических свойств.

  • Осаждение — это любой процесс, в ходе которого материал наращивается, покрывается или иным образом переносится на пластину. Доступные технологии включают физическое осаждение из паровой фазы (PVD), химическое осаждение из паровой фазы (CVD), электрохимическое осаждение (ECD), молекулярно-лучевую эпитаксию (MBE), а в последнее время и атомно-слоевое осаждение (ALD). Под осаждением можно понимать образование оксидного слоя путем термического окисления или, более конкретно, LOCOS .
  • Удаление — это любой процесс, при котором материал удаляется с пластины; примеры включают процессы травления ( влажного или сухого ) и химико-механическую планаризацию (CMP).
  • Формирование рисунка — это формирование или изменение нанесенных материалов, которое обычно называют литографией . Например, при обычной литографии пластина покрывается химическим веществом, называемым фоторезистом ; затем машина, называемая выравнивателем или степпером, фокусирует изображение маски на пластине с помощью коротковолнового света; открытые участки (для «положительного» резиста) смываются раствором проявителя. Затем пластина подвергается травлению, при котором удаляются материалы, не защищенные маской. После удаления или другой обработки оставшийся фоторезист удаляется путем «сухого» удаления/ плазменного озоления /озоления резиста или «мокрого» химического удаления резиста. [132] Мокрое травление широко использовалось в 1960-х и 1970-х годах. [133] [134] но оно было заменено сухим травлением/плазменным травлением, начиная с узлов от 10 до 3 микрон. [135] [136] потому что мокрое травление делает подрезы, то есть травление под слоями маски или слоями резиста с узорами. [137] [138] [139] Сухое травление стало доминирующим методом травления. [140]
  • Модификация электрических свойств исторически приводила к легированию транзисторов источников и стоков поликремнием. Легирование заключается во введении примесей в атомную структуру полупроводникового материала с целью изменения его электрических свойств. Первоначально для легирования пластин применялась термодиффузия с печами при 900-1200°С газами, содержащими легирующие примеси. [141] [142] [143] и существовала устойчивость к ионной имплантации , поскольку для этого все еще требовалась отдельная печь. [144] но ионная имплантация в конечном итоге преобладала в 1970-х годах. [145] поскольку он обеспечивает лучшую воспроизводимость результатов. [27] Ионная имплантация практична из-за высокой чувствительности полупроводниковых устройств к инородным атомам, поскольку ионная имплантация не осаждает большое количество атомов. [27] Процессы легирования с ионной имплантацией сопровождаются печным отжигом. [146] [27] или, в современных устройствах, путем быстрого термического отжига (RTA) для активации легирующих примесей. Первоначально отжиг проводился при температуре от 500 до 700°C, но позже ее увеличили до 900–1100°C. Имплантаторы могут обрабатывать как одну пластину одновременно, так и несколько, до 17, установленных на вращающемся диске. [27]

материала Модификация электрических свойств теперь также распространяется на снижение диэлектрической проницаемости в изоляторах с низким κ за счет воздействия ультрафиолетового света при УФ-обработке (UVP). Модификация часто достигается путем окисления , которое может быть осуществлено для создания переходов полупроводник-изолятор, например, при локальном окислении кремния ( LOCOS ) для изготовления металлооксидных полевых транзисторов . Современные чипы имеют до одиннадцати или более уровней металла, получаемых за более чем 300 или более последовательных этапов обработки.

Рецепт в производстве полупроводников — это список условий, при которых пластина будет обрабатываться на определенном станке на этапе обработки во время производства. [147] Вариативность процесса является проблемой при обработке полупроводников, при которой пластины обрабатываются неравномерно, а качество и эффективность процессов, выполняемых на пластине, неравномерны по всей поверхности пластины. [148]

Предварительная обработка (FEOL)

[ редактировать ]
Основная статья: МЯСО

Обработка пластин разделена на этапы FEOL и BEOL. Обработка FEOL подразумевает формирование транзисторов непосредственно в кремнии . Необработанная пластина создается путем выращивания сверхчистого, практически бездефектного слоя кремния посредством эпитаксии . [149] [150] В самых совершенных логических устройствах перед этапом эпитаксии кремния выполняются трюки, позволяющие улучшить характеристики создаваемых транзисторов. Один метод включает в себя этап деформации вариант кремния, такой как кремний-германий , на котором осаждается (SiGe). После осаждения эпитаксиального кремния кристаллическая решетка несколько растягивается, что приводит к улучшению электронной подвижности. Другой метод, называемый технологией «кремний на изоляторе» , предполагает введение изолирующего слоя между необработанной кремниевой пластиной и тонким слоем последующей эпитаксии кремния. Этот метод приводит к созданию транзисторов с уменьшенными паразитными эффектами . Полупроводниковое оборудование может иметь несколько камер, в которых пластины обрабатываются такими процессами, как осаждение и травление. Многие виды оборудования обрабатывают пластины между этими камерами во внутренней среде азота или вакуума для улучшения управления процессом. [3] Мокрые стенды с резервуарами, содержащими химические растворы, исторически использовались для очистки и травления пластин. [151]

В узле 90 нм были введены транзисторные каналы, изготовленные с помощью технологии тензоинжиниринга, для улучшения тока возбуждения в PMOS-транзисторах за счет введения в транзистор областей с кремний-германием. То же самое было сделано и в NMOS-транзисторах на 20-нм узле. [115]

В 2007 году транзисторы HKMG (high-k/металлический затвор) были представлены Intel на узле 45 нм, которые заменили поликремниевые затворы, которые, в свою очередь, заменили металлические затворы (алюминиевые затворы). [152] технологии 1970-х годов. [153] Диэлектрик с высоким коэффициентом k, такой как оксид гафния (HFO 2 ), заменил оксинитрид кремния (SiON), чтобы предотвратить большие токи утечки в транзисторе, одновременно обеспечивая возможность дальнейшего масштабирования или сжатия транзисторов. Однако HFO 2 несовместим с поликремниевыми затворами, поэтому требуется использование металлического затвора. В производстве использовались два подхода: «gate-first» и «gate-last». Затвор-сначала состоит из осаждения диэлектрика с высоким k, а затем металла затвора, такого как нитрид тантала, рабочая функция которого зависит от того, является ли транзистор NMOS или PMOS, осаждения поликремния, формирования рисунка линии затвора, имплантации ионов истока и стока, отжига легирующей примеси и силицидирования. поликремния, истока и стока. [154] [155] В памяти DRAM эта технология была впервые применена в 2015 году. [156]

Последний этап заключался в нанесении диэлектрика с высоким κ , создании фиктивных затворов, изготовлении источников и стоков путем ионного осаждения и отжига с примесью, нанесении «межуровневого диэлектрика (ILD)», а затем полировке и удалении фиктивных затворов для замены их на металл, рабочая функция которого зависела от того, был ли транзистор NMOS или PMOS, создавая таким образом металлический затвор. Третий процесс, полное силицидирование (FUSI). [157] не было продолжено из-за производственных проблем. [158] Принцип Gate-first стал доминирующим на узле 22/20 нм. [159] [160] HKMG был расширен с планарных транзисторов для использования в FinFET и нанолистовых транзисторах. [161] Гафний-кремний Вместо оксида гафния также можно использовать оксинитрид. [162] [163] [3] [164] [165]

Начиная с узла 16/14 нм, для травления все чаще используется атомно-слоевое травление (ALE), поскольку оно обеспечивает более высокую точность, чем другие методы травления. В производстве обычно используется плазменный АПЭ, который удаляет материалы однонаправленно, создавая конструкции с вертикальными стенками. Термический ALE также можно использовать для изотропного удаления материалов во всех направлениях одновременно, но без возможности создания вертикальных стенок. Плазменный ALE изначально был принят для травления контактов в транзисторах, а начиная с 7-нм узла он также используется для создания транзисторных структур путем их травления. [114]

Оксид ворот и имплантаты

[ редактировать ]
Основные статьи: самовыравнивающийся затвор и легирование (полупроводник)

За предварительной разработкой поверхности следует выращивание диэлектрика затвора (традиционно диоксида кремния ), формирование рисунка затвора, формирование рисунка областей истока и стока и последующая имплантация или диффузия легирующих примесей для получения желаемых дополнительных электрических свойств. В динамической памяти с произвольным доступом устройствах накопительные конденсаторы (DRAM) в это время также изготавливаются , обычно расположенные над транзистором доступа (ныне несуществующий производитель DRAM Qimonda реализовал эти конденсаторы с выемками, выгравированными глубоко на поверхности кремния).

Внутренняя обработка (BEOL)

[ редактировать ]
Основная статья: БЕОЛ

Металлические слои

[ редактировать ]

различных полупроводниковых устройств После создания их необходимо соединить между собой для формирования желаемых электрических цепей. Это происходит в серии этапов обработки пластин, которые вместе называются BEOL (не путать с завершающей стадией изготовления чипов, которая относится к этапам упаковки и тестирования). Обработка BEOL предполагает создание металлических соединительных проводов, изолированных диэлектрическими слоями. Изолирующим материалом традиционно является SiO 2 или силикатное стекло , но в последнее время с низкой диэлектрической проницаемостью используются новые материалы , также называемые диэлектриками с низким κ (например, оксикарбид кремния), обычно обеспечивающие диэлектрическую проницаемость около 2,7 (по сравнению с 3,82 для SiO 2 ), хотя производителям чипов предлагаются материалы с константами всего 2,2.

BEoL применяется с 1995 года на узлах 350 и 250 нм (узлы 0,35 и 0,25 микрона), тогда же стали применять химико-механическую полировку. В то время 2 металлических слоя для межсоединения, также называемые металлизацией. [166] был ультрасовременным. [167]

Начиная с 22-нм узла, некоторые производители добавили новый процесс, называемый средней линией (MOL), который соединяет транзисторы с остальной частью межсоединения, выполненной в процессе BEoL. MOL часто основан на вольфраме и имеет верхний и нижний слои: нижний слой соединяет переходы транзисторов, а верхний слой представляет собой вольфрамовую заглушку, соединяющую транзисторы с межкомпонентным соединением. Intel в 10-нм узле представила технологию «контакт поверх активного затвора» (COAG), которая вместо размещения контакта для подключения транзистора рядом с затвором транзистора размещает его непосредственно над затвором транзистора для улучшения плотности транзисторов. [168]

Межсоединение

[ редактировать ]
Основная статья: межсоединение (интегральные схемы)
Синтетическая деталь стандартной ячейки через четыре слоя планаризованного медного соединения, вплоть до поликремния (розовый), лунок (сероватый) и подложки (зеленый).

Исторически металлические проволоки состояли из алюминия . При таком подходе к проводке (часто называемом субтрактивным алюминием ) сначала наносятся поверхностные пленки алюминия, формируются рисунки, а затем травятся, оставляя изолированные провода. Затем на оголенные провода наносится диэлектрический материал. Различные металлические слои соединяются между собой путем травления отверстий (так называемых « переходных отверстий») в изолирующем материале и последующего нанесения вольфрама в них методом CVD с использованием гексафторида вольфрама ; этот подход все еще может использоваться (и часто используется) при производстве многих микросхем памяти, таких как динамическая память с произвольным доступом (DRAM), поскольку количество уровней межсоединений может быть небольшим (не более четырех). Алюминий иногда легировали медью для предотвращения рекристаллизации. Золото также использовалось в межсоединениях ранних чипов. [169]

Совсем недавно, когда количество уровней межсоединений для логики существенно увеличилось из-за большого количества транзисторов, которые теперь соединены между собой в современном микропроцессоре , временная задержка в проводке стала настолько значительной, что потребовала изменения материала проводки (от алюминия и меди ) межслойный слой [170] наряду с изменением диэлектрического материала в межсоединении (от диоксида кремния к более новым изоляторам с низким κ ). [171] [172] Это повышение производительности также достигается за счет снижения затрат за счет обработки дамаска , которая исключает этапы обработки. По мере увеличения количества уровней межсоединений требуется планаризация предыдущих слоев, чтобы обеспечить плоскую поверхность перед последующей литографией. Без этого уровни становились бы все более искривленными, выходя за пределы глубины фокуса доступной литографии и, таким образом, мешая возможности создания узоров. CMP ( химико-механическая планаризация ) является основным методом обработки для достижения такой планаризации, хотя сухое обратное травление все еще иногда используется, когда количество уровней межсоединений не превышает трех. В медных межсоединениях используется электропроводящий барьерный слой, который предотвращает диффузию меди («отравление») в окружающую среду, часто состоящую из нитрида тантала. [173] [168] В 1997 году IBM первой внедрила медные межсоединения. [174]

В 2014 году компания Applied Materials предложила использовать кобальт в межсоединениях на узле 22 нм, который используется для герметизации медных межсоединений в кобальте для предотвращения электромиграции, заменяя нитрид тантала, поскольку в этом применении он должен быть толще, чем кобальт. [168] [175]

Метрология пластин

[ редактировать ]

Высокосерийный характер обработки пластин увеличил спрос на метрологию между различными этапами обработки. Например, метрология тонких пленок, основанная на эллипсометрии или рефлектометрии, используется для точного контроля толщины затворного оксида, а также толщины, показателя преломления и коэффициента гашения фоторезиста и других покрытий. [176] Оборудование/инструменты для метрологии пластин или инструменты для проверки пластин используются для проверки того, что пластины не были повреждены в результате предыдущих этапов обработки вплоть до тестирования; если слишком много штампов на одной пластине вышли из строя, вся пластина утилизируется, чтобы избежать затрат на дальнейшую обработку. Виртуальная метрология использовалась для прогнозирования свойств пластин на основе статистических методов без проведения самих физических измерений. [1]

Тест устройства

[ редактировать ]
Основная статья: Тестирование пластин

После завершения предварительной обработки полупроводниковые устройства или микросхемы подвергаются различным электрическим испытаниям, чтобы определить, правильно ли они функционируют. Процент устройств на пластине, которые работают правильно, называется доходом . Производители обычно скрывают информацию о своей урожайности. [177] но оно может составлять всего 30 %, а это означает, что только 30 % чипов на пластине работают должным образом. Изменение процесса является одной из многих причин низкой производительности. Тестирование проводится для предотвращения сборки неисправных микросхем в относительно дорогие корпуса.

Выход часто, но не обязательно, зависит от размера устройства (кристалла или чипа). Например, в декабре 2019 года TSMC объявила о среднем выходе ~80% при пиковом выходе на пластину >90% для своих 5-нм тестовых чипов с размером кристалла 17,92 мм. 2 . Выход снизился до 32,0% при увеличении размера матрицы до 100 мм. 2 . [178] Количество дефектов-убийц на пластине, независимо от размера кристалла, можно обозначить как плотность дефектов (или D 0 ) пластины на единицу площади, обычно см. 2 .

Фабрика проверяет чипы на пластине с помощью электронного тестера, который прижимает крошечные зонды к чипу. Машина помечает каждый плохой чип каплей красителя. В настоящее время электронная маркировка красителем возможна, если данные испытаний пластин (результаты) заносятся в центральную компьютерную базу данных, а чипы «группируются» (т. е. сортируются в виртуальные корзины) в соответствии с заранее определенными пределами испытаний, такими как максимальные рабочие частоты/тактовые частоты, количество рабочих (полностью функциональное) количество ядер на чип и т. д. Полученные данные группирования можно отобразить в виде графика или записать в журнал на карте пластины, чтобы отслеживать производственные дефекты и отмечать дефектные чипы. Эту карту также можно использовать при сборке и упаковке пластин. Биннинг позволяет повторно использовать чипы, которые в противном случае были бы отклонены, в продуктах более низкого уровня, как в случае с графическими процессорами и центральными процессорами, увеличивая производительность устройства, особенно с учетом того, что очень немногие чипы полностью функциональны (например, все ядра работают правильно). eFUSE можно использовать для отключения частей чипов, таких как ядра, либо потому, что они не работали должным образом во время объединения, либо в рамках сегментации рынка (использование одного и того же чипа для низкого, среднего и высокого уровня). Чипы могут иметь запасные части, позволяющие чипу полностью пройти тестирование, даже если у него есть несколько нерабочих частей.

Чипы также проверяются еще раз после упаковки, поскольку соединительные провода могут отсутствовать или аналоговые характеристики могут быть изменены из-за упаковки. Это называется «окончательным испытанием». Чипы также можно визуализировать с помощью рентгеновских лучей.

Обычно фабрика взимает плату за время тестирования, причем цены составляют порядка центов за секунду. Время тестирования варьируется от нескольких миллисекунд до нескольких секунд, а программное обеспечение для тестирования оптимизировано для сокращения времени тестирования. Тестирование на нескольких чипах (на нескольких площадках) также возможно, поскольку многие тестировщики имеют ресурсы для выполнения большинства или всех тестов параллельно и на нескольких чипах одновременно.

Чипы часто проектируются с «функциями тестируемости», такими как цепочки сканирования или « встроенная функция самотестирования », для ускорения тестирования и снижения затрат на тестирование. В некоторых конструкциях, в которых используются специализированные аналоговые производственные процессы, пластины также подвергаются лазерной обрезке во время испытаний, чтобы достичь плотно распределенных значений сопротивления, как указано в конструкции.

В хороших проектах стараются тестировать и статистически управлять углами (экстремальные характеристики кремния, вызванные высокой рабочей температурой в сочетании с экстремальными этапами обработки). Большинство конструкций рассчитаны как минимум на 64 угла.

Выход устройства

[ редактировать ]

Выход устройства или выход кристалла — это количество рабочих чипов или кристаллов на пластине, выраженное в процентах, поскольку количество чипов на пластине (Die на пластину, DPW) может варьироваться в зависимости от размера чипов и диаметра пластины. Снижение выхода — это снижение выхода, которое исторически было вызвано в основном частицами пыли, однако с 1990-х годов снижение выхода в основном вызвано вариациями процесса, самого процесса и инструментов, используемых при производстве чипов, хотя пыль по-прежнему остается проблемой в производстве чипов. много старых фабрик. Частицы пыли оказывают все большее влияние на производительность, поскольку размеры элементов уменьшаются в результате внедрения новых процессов. Автоматизация и использование мини-сред внутри производственного оборудования, FOUP и SMIF, позволили снизить количество дефектов, вызванных частицами пыли. Выход устройства должен поддерживаться на высоком уровне, чтобы снизить цену продажи рабочих чипов, поскольку работающие чипы должны платить за те чипы, которые вышли из строя, а также снизить стоимость обработки пластин. На урожайность также могут влиять конструкция и эксплуатация фабрики.

Для увеличения урожайности необходим строгий контроль над загрязнителями и производственным процессом. Загрязнения могут представлять собой химические загрязнители или частицы пыли. «Смертельные дефекты» — это дефекты, вызванные частицами пыли, которые вызывают полный выход из строя устройства (например, транзистора). Есть и безобидные дефекты. Частица должна быть 1/5 размера элемента, чтобы вызвать серьезный дефект. Таким образом, если диаметр элемента составляет 100 нм, частице достаточно иметь диаметр всего 20 нм, чтобы вызвать серьезный дефект. Электростатическое электричество также может отрицательно повлиять на урожайность. Химические загрязнители или примеси включают тяжелые металлы, такие как железо, медь, никель, цинк, хром, золото, ртуть и серебро, щелочные металлы, такие как натрий, калий и литий, а также такие элементы, как алюминий, магний, кальций, хлор, сера, углерод. и фтор. Важно, чтобы эти элементы не оставались в контакте с кремнием, поскольку они могут снизить выход продукции. Для удаления этих элементов из кремния можно использовать химические смеси; разные смеси эффективны против разных элементов.

Для оценки урожайности используется несколько моделей. Это модель Мерфи, модель Пуассона, биномиальная модель, модель Мура и модель Сидса. Не существует универсальной модели; модель необходимо выбирать исходя из фактического распределения выхода (расположения дефектных чипов). Например, модель Мерфи предполагает, что потеря производительности происходит больше по краям пластины (неработающие чипы сосредоточены на краях пластины), модель Пуассона предполагает, что дефектные кристаллы распределены относительно равномерно по пластине, а модель Сидса предполагает, что что дефектные матрицы сгруппированы вместе. [179]

Производство штампов меньшего размера обходится дешевле (поскольку больше умещается на пластине, а пластины обрабатываются и оцениваются как единое целое) и может способствовать достижению более высоких выходов, поскольку у кристаллов меньшего размера меньше шансов иметь дефекты из-за меньшей площади поверхности на пластине. вафля. Однако меньшие по размеру матрицы требуют меньших характеристик для достижения тех же функций, что и более крупные матрицы, или превосходят их, а меньшие по размеру характеристики требуют уменьшения вариаций процесса и повышенной чистоты (уменьшения загрязнения) для поддержания высоких выходов. Метрологические инструменты используются для проверки пластин во время производственного процесса и прогнозирования выхода продукции, поэтому пластины, по прогнозам, имеющие слишком много дефектов, могут быть утилизированы, чтобы сэкономить на затратах на обработку. [177]

Подготовка матрицы

[ редактировать ]
Основные статьи: шлифование пластин и подготовка штампов

После испытания пластину обычно уменьшают по толщине в процессе, также известном как «обратный нахлест». [180] «обратная обработка», «обратная шлифовка пластины» или «утончение пластины». [181] перед тем, как пластина будет надрезана, а затем разбита на отдельные матрицы, этот процесс известен как нарезка пластин на кубики . Упаковываются только хорошие чипсы без маркировки.

Упаковка

[ редактировать ]
Основная статья: Упаковка интегральных схем

После того как штампы проверены на функциональность и помещены в контейнеры, пластиковая или керамическая упаковка включает установку штампа, соединение штампа/клеевых площадок со штифтами на упаковке и герметизацию штампа. Крошечные соединительные провода используются для соединения площадок с контактами. Раньше (1970-е годы) провода прикреплялись вручную, но теперь эту задачу выполняют специализированные машины. Традиционно эти провода состоят из золота, ведущего к свинцовой рамке (произносится как «лид-рамка») из паяной меди; свинец ядовит, поэтому RoHS теперь требует использования «свинцовых рамок», не содержащих свинца . Традиционно контактные площадки расположены по краям матрицы, однако можно использовать упаковку Flip-chip для размещения контактных площадок по всей поверхности матрицы.

Пакет Chip Scale (CSP) — еще одна технология упаковки. Пластиковый двойной линейный корпус , как и большинство корпусов, во много раз больше, чем реальный кристалл, спрятанный внутри, тогда как чипы CSP имеют размер почти такого же кристалла; CSP может быть построен для каждого кристалла до того, как пластина будет нарезана кубиками.

Упакованные микросхемы проверяются повторно, чтобы убедиться, что они не были повреждены во время упаковки и что операция соединения кристалла с выводом была выполнена правильно. Затем лазер гравирует название и номера чипа на упаковке. Этапы, включающие тестирование и упаковку кристаллов с последующим окончательным тестированием готовых упакованных чипов, называются серверной частью. [182] пост-фаб, [183] ATMP (сборка, испытания, маркировка и упаковка) [184] или ATP (сборка, тестирование и упаковка) производства полупроводников и может осуществляться компаниями OSAT (аутсорсинговая сборка и тестирование), которые не связаны с предприятиями по производству полупроводников. Литейное производство — это компания или фабрика, выполняющая производственные процессы, такие как фотолитография и травление, которые являются частью начального этапа производства полупроводников. [185] [186]

Опасные материалы

[ редактировать ]
См. Также: Опасности для здоровья при производстве полупроводников.

В процессе изготовления используются многие токсичные материалы. [187] К ним относятся:

Крайне важно, чтобы работники не подвергались непосредственному воздействию этих опасных веществ. Высокая степень автоматизации, распространенная в отрасли производства микросхем, помогает снизить риски воздействия. На большинстве производственных предприятий используются системы управления выхлопными газами, такие как мокрые скрубберы, камеры сгорания, нагреваемые поглотительные картриджи и т. д., чтобы контролировать риск для работников и окружающей среды.

Хронология коммерческих узлов MOSFET

[ редактировать ]
Основные статьи: Список примеров полупроводникового масштаба и плотность транзисторов.

См. также

[ редактировать ]

Ссылки

[ редактировать ]
  1. ^ Jump up to: а б Хендрик Пурвинс; Бернд Барак; Ахмед Наги; Райнер Энгель; Уве Хёкеле; Андреас Кек; Шрикант Черла; Бенджамин Ленц; Гюнтер Пфайфер; Курт Вайнцирль (2014). «Методы регрессии для виртуальной метрологии толщины слоя при химическом осаждении из паровой фазы» . Транзакции IEEE/ASME по мехатронике . 19 (1): 1–8. дои : 10.1109/TMECH.2013.2273435 . S2CID   12369827 . Проверено 9 ноября 2015 г.
  2. ^ «8 вещей, которые вам следует знать о воде и полупроводниках» . Водный риск Китая . 11 июля 2013 года . Проверено 21 января 2023 г.
  3. ^ Jump up to: а б с д и Ёсио, Ниси (2017). Справочник по технологии производства полупроводников . ЦРК Пресс.
  4. ^ Лей, Вэй-Шэн; Кумар, Аджай; Яламанчили, Рао (6 апреля 2012 г.). «Технологии разделения штампов для современной упаковки: критический обзор» . Журнал вакуумной науки и технологий B, Нанотехнологии и микроэлектроника: материалы, обработка, измерения и явления . 30 (4): 040801. Бибкод : 2012JVSTB..30d0801L . дои : 10.1116/1.3700230 . ISSN   2166-2746 .
  5. ^ Jump up to: а б Ван, HP; Ким, Южная Каролина; Лю, Б. (2014). Усовершенствованная продувка FOUP с использованием диффузоров для применения с дверцами FOUP . 25-я ежегодная конференция по производству передовых полупроводников SEMI (ASMC 2014). стр. 120–124. дои : 10.1109/ASMC.2014.6846999 . ISBN  978-1-4799-3944-2 . S2CID   2482339 .
  6. ^ Jump up to: а б Система FOUP/LPU диаметром 450 мм в передовых процессах производства полупроводников: исследование минимизации содержания кислорода внутри FOUP при открытии двери . Совместный симпозиум по сотрудничеству в области электронного производства и проектирования (eMDC) 2015 г. и Международный симпозиум по производству полупроводников (ISSM) 2015 г.
  7. ^ Лин, Ти; Фу, Бен-Ран; Ху, Ши-Чэн; Тан, И-Хан (2018). «Предотвращение попадания влаги в унифицированную капсулу с передним открыванием (FOUP) с предварительной продувкой во время открытия двери в мини-окружении» . Транзакции IEEE по производству полупроводников . 31 (1): 108–115. дои : 10.1109/TSM.2018.2791985 . S2CID   25469704 .
  8. ^ Jump up to: а б Куре, Токуо; Ханаока, Хидео; Сугиура, Такуми; Накагава, Шинья (2007). «Технологии чистых помещений в эпоху мини-среды» (PDF) . Хитачи Обзор 56 (3): 70–74. CiteSeerX   10.1.1.493.1460 . S2CID   30883737 . Архивировано (PDF) из оригинала 0 ноября 2021 г. Проверено 0 ноября 2021 г.
  9. ^ Ким, Сон Чан; Шелски, Грег (2016). Улучшение производительности продувки FOUP с использованием преобразователя потока EFEM . 2016 27-я ежегодная конференция SEMI по производству передовых полупроводников (ASMC). стр. 6–11. дои : 10.1109/ASMC.2016.7491075 . ISBN  978-1-5090-0270-2 . S2CID   3240442 .
  10. ^ Беналькасар, Дэвид; Лин, Ти; Ху, Мин-Сюань; Али Заргар, Омид; Линь, Шао-Ю; Ши, Ян-Чэн; Леггетт, Грэм (2022). «Численное исследование влияния скорости потока продувки и воздушной завесы на проникновение влаги в унифицированную капсулу с передним отверстием (FOUP)» . Транзакции IEEE по производству полупроводников . 35 (4): 670–679. дои : 10.1109/TSM.2022.3209221 . S2CID   252555815 .
  11. ^ Jump up to: а б Лин, Ти; Али Заргар, Омид; Джуина, Оскар; Ли, Цзы-Чье; Сабусап, Декстер Линдон; Ху, Ши-Чэн; Леггетт, Грэм (2020). «Эффективность различных методов удаления влаги с унифицированной капсулы (FOUP) с передним открытием с помощью местной системы вытяжной вентиляции» . Транзакции IEEE по производству полупроводников . 33 (2): 310–315. дои : 10.1109/TSM.2020.2977122 . S2CID   213026336 .
  12. ^ Ниси, Ёсио; Деринг, Роберт (19 декабря 2017 г.). Справочник по технологии производства полупроводников . ЦРК Пресс. ISBN  978-1-4200-1766-3 .
  13. ^ Мак, Крис (11 марта 2008 г.). Фундаментальные принципы оптической литографии: наука о микрообработке . Джон Уайли и сыновья. ISBN  978-0-470-72386-9 .
  14. ^ Ламбрехтс, Винанд; Синха, Саураб; Абдалла, Джассем Ахмед; Принслу, Жако (13 сентября 2018 г.). Расширение закона Мура за счет передовых технологий проектирования и производства полупроводников . ЦРК Пресс. ISBN  978-1-351-24866-2 .
  15. ^ Ю, Шимэн (19 апреля 2022 г.). Полупроводниковые запоминающие устройства и схемы . ЦРК Пресс. ISBN  978-1-000-56761-8 .
  16. ^ Jump up to: а б Ширрифф, Кен (июнь 2020 г.). «Усадка кристалла: как Intel уменьшила процессор 8086» . Проверено 22 мая 2022 г.
  17. ^ «Общие характеристики технологий дорожной карты» (PDF) . Ассоциация полупроводниковой промышленности .
  18. ^ Шукла, Приянк. «Краткая история эволюции узла процесса» . Проектирование и повторное использование .
  19. ^ «Технологический узел — WikiChip» . Архивировано из оригинала 12 ноября 2020 г. Проверено 20 октября 2020 г.
  20. ^ Jump up to: а б Мур, Сэмюэл К. (21 июля 2020 г.). «Лучший способ измерения прогресса в области полупроводников» . IEEE Spectrum: Новости технологий, техники и науки . Проверено 22 мая 2022 г.
  21. ^ Jump up to: а б Ридли, Джейкоб (29 апреля 2020 г.). «10-нм Intel не больше, чем 7-нм AMD, вы просто неправильно измеряете» . ПК-геймер . Архивировано из оригинала 28 октября 2020 года . Проверено 21 октября 2020 г.
  22. ^ Катресс, Ян. «Глубокий обзор Intel Cannon Lake и Core i3-8121U по техпроцессу 10 нм» . АнандТех . Архивировано из оригинала 12 ноября 2020 г. Проверено 07.11.2020 .
  23. ^ «СБИС 2018: 12-нм техпроцесс GlobalFoundries, ведущая производительность, 12LP» . 22 июля 2018 года. Архивировано из оригинала 7 апреля 2019 года . Проверено 20 октября 2020 г.
  24. ^ Jump up to: а б «1963: Изобретена дополнительная конфигурация МОП-схемы» . Музей истории компьютеров . Архивировано из оригинала 23 июля 2019 года . Проверено 6 июля 2019 г.
  25. ^ Сах, Чи-Тан ; Ванласс, Фрэнк (февраль 1963 г.). «Нановаттная логика с использованием полевых металлооксидных полупроводниковых триодов». 1963 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . Том. VI. стр. 32–33. дои : 10.1109/ISSCC.1963.1157450 .
  26. ^ Лоек, Бо (2007). История полупроводниковой техники . Springer Science & Business Media . п. 330. ИСБН  9783540342588 . Архивировано из оригинала 06 августа 2020 г. Проверено 21 июля 2019 г.
  27. ^ Jump up to: а б с д и Рубин, Леонард; Поат, Джон (июнь – июль 2003 г.). «Ионная имплантация в кремниевой технологии» (PDF) . Промышленный физик . 9 (3). Американский институт физики : 12–15.
  28. ^ Манасевит, ХМ; Симпсон, WJ (1964). «Монокристаллический кремний на сапфировой подложке». Журнал прикладной физики . 35 (4): 1349–51. Бибкод : 1964JAP....35.1349M . дои : 10.1063/1.1713618 .
  29. ^ Мюллер, CW; Робинсон, PH (декабрь 1964 г.). «Выращенные кремниевые транзисторы на сапфире». Труды IEEE . 52 (12): 1487–90. дои : 10.1109/PROC.1964.3436 .
  30. ^ Расширение закона Мура за счет передовых технологий проектирования и производства полупроводников . ЦРК Пресс. 13 сентября 2018 г. ISBN  978-1-351-24866-2 .
  31. ^ «Эволюция инфографики кремниевых пластин» .
  32. ^ Как площадь транзистора сократилась в 1 миллион раз Спрингер. 15 июля 2020 г. ISBN  978-3-030-40021-7 .
  33. ^ Изготовление пластин: производительность и анализ фабрики . Спрингер. 30 ноября 1995 г. ISBN.  978-0-7923-9619-2 .
  34. ^ «Внутренняя история самой большой ошибки Texas Instruments: микропроцессор TMS9900 — спектр IEEE» .
  35. ^ «Затраты на производство вафель выходят из-под контроля» .
  36. ^ «Кла 200 серия» .
  37. ^ «KLA 2020 — инструмент, который положил начало революции в управлении урожайностью» .
  38. ^ Технология BCD 0,18 мкм с лучшим в своем классе LDMOS от 6 В до 45 В. 2014 26-й Международный симпозиум IEEE по силовым полупроводниковым устройствам и ИС (ISPSD). дои : 10.1109/ISPSD.2014.6856005 .
  39. ^ «Три чипа в одном: история интегральной схемы BCD — спектр IEEE» . ИИЭЭ .
  40. ^ «Прикладные материалы Система Precision 5000 CVD» .
  41. ^ «Линейная система распыления серии 900 от MRC» .
  42. ^ Вакуумное осаждение на полотна, пленки и фольгу . Уильям Эндрю. 21 июня 2011 г. ISBN.  978-1-4377-7868-7 .
  43. ^ «Первая в мире 300-миллиметровая фабрика Infineon – проблемы и успех» . Материалы ISSM2000. Девятый международный симпозиум по производству полупроводников (номер по каталогу IEEE 00CH37130) . дои : 10.1109/ISSM.2000.993612 . S2CID   109383925 .
  44. ^ «Эра 300 мм начинается» . 10 июля 2000 г.
  45. ^ Jump up to: а б «Производитель прикладных материалов» .
  46. ^ «300-миллиметровые полупроводниковые пластины получают отсрочку» . История чипа .
  47. ^ «Novellus предлагает CVD-инструмент диаметром 300 мм, который меньше, чем 200 мм, и имеет более низкую стоимость» . 10 июля 2000 г.
  48. ^ Хафф, Ховард Р.; Гудолл, Рэндал К.; Буллис, В. Мюррей; Морленд, Джеймс А.; Киршт, Фриц Г.; Уилсон, Сид Р.; Группа исходных материалов NTRS (24 ноября 1998 г.). «Критерии кремниевых пластин на основе моделей для оптимальной производительности интегральных схем» . Материалы конференции AIP . Том. 449. стр. 97–112. дои : 10.1063/1.56795 .
  49. ^ Jump up to: а б Чжан, Цзе (24 сентября 2018 г.). Изготовление пластин: Автоматическая система обработки материалов . Вальтер де Грюйтер ГмбХ & Ко КГ. ISBN  978-3-11-048723-7 .
  50. ^ ЛаПедус, Марк (21 мая 2018 г.). «Потрясающий хруст 200 мм» . Полупроводниковая техника .
  51. ^ Беккер, Скотт (24 марта 2003 г.). «Будущее периодической обработки и обработки отдельных пластин в очистке пластин» . ЭЭ Таймс .
  52. ^ «Производственные преимущества сильноточной ионной имплантации одиночной пластины» . Материалы 11-й Международной конференции по технологии ионной имплантации . дои : 10.1109/IIT.1996.586424 . S2CID   70599233 .
  53. ^ Ренау, А. (2005). «Подходы к сильноточной ионной имплантации одиночных пластин» . Ядерные приборы и методы в физических исследованиях. Раздел B: Взаимодействие пучков с материалами и атомами . 237 (1–2): 284–289. Бибкод : 2005НИМПБ.237..284Р . дои : 10.1016/j.nimb.2005.05.016 .
  54. ^ Сухое травление для СБИС . Спрингер. 29 июня 2013 г. ISBN  978-1-4899-2566-4 .
  55. ^ Хоссейн-Пас, С.; Пас, МФ (1997). «Понимание влияния пакетной обработки по сравнению с одиночной пластиной при термической обработке с использованием анализа стоимости владения» . Дело МРС . 470 . дои : 10.1557/PROC-470-201 .
  56. ^ Веймер, РА; Эппич, Д.М.; Биман, КЛ; Пауэлл, округ Колумбия; Гонсалес, Ф. (2003). «Сопоставление однопластинной и пакетной обработки для устройств памяти» . Транзакции IEEE по производству полупроводников . 16 (2): 138–146. дои : 10.1109/TSM.2003.810939 .
  57. ^ Введение в микротехнологию . Джон Уайли и сыновья. 28 января 2005 г. ISBN.  978-0-470-02056-2 .
  58. ^ «Тенденции в области обработки одиночных пластин» . Симпозиум 1992 года по технологии СБИС. Сборник технических статей . дои : 10.1109/VLSIT.1992.200629 . S2CID   110840307 .
  59. ^ «Отдельная пластина против пакетной обработки пластин в производстве МЭМС» . 2 августа 2016 г. Архивировано из оригинала 18 февраля 2024 г. Проверено 18 февраля 2024 г.
  60. ^ «Производитель прикладных материалов – нас ждет новая революция» . История чипа .
  61. ^ «10 крупнейших мировых лидеров продаж полупроводников – 1 квартал 2017 г. – AnySilicon» . AnySilicon . 09.05.2017. Архивировано из оригинала 06.11.2017 . Проверено 19 ноября 2017 г.
  62. ^ Мучлер, Энн (13 июля 2017 г.). «Старение транзисторов усиливается при 10/7 нм и ниже» . Полупроводниковая техника .
  63. ^ Сперлинг, Эд (14 февраля 2018 г.). «Старение чипов ускоряется» . Полупроводниковая техника .
  64. ^ де Врис, Ганс. «Chip Architect: будут раскрыты 130-нм процессы Intel и Motorola/AMD» . чип-архитектор.com . Проверено 22 апреля 2018 г.
  65. ^ « Похоже, что «мостовые инструменты» совершают перемещение более чем на 300 мм» . 26 апреля 2001 г.
  66. ^ «Начинаются литейные войны» . 19 апреля 2021 г.
  67. ^ «Готовьтесь к 675-мм заводам в 2021 году» . 14 ноября 2006 г.
  68. ^ Шукла, Приянк. «Краткая история эволюции узла процесса» . design-reuse.com . Архивировано из оригинала 9 июля 2019 г. Проверено 9 июля 2019 г.
  69. ^ Грушка, Джоэл (23 июня 2014 г.). «14 нм, 7 нм, 5 нм: насколько низко может опускаться КМОП? Это зависит от того, спросите ли вы инженеров или экономистов…» . ЭкстримТех . Архивировано из оригинала 9 июля 2019 г. Проверено 9 июля 2019 г.
  70. ^ «Эксклюзив: действительно ли Intel начинает терять свое технологическое лидерство? Выпуск 7-нм узла запланирован на 2022 год» . wccftech.com . 10 сентября 2016 г. Архивировано из оригинала 9 июля 2019 г. Проверено 9 июля 2019 г.
  71. ^ «Жизнь на 10 нм. (Или это 7 нм?) и 3 нм — взгляды на передовые кремниевые платформы» . eejournal.com . 2018-03-12. Архивировано из оригинала 9 июля 2019 г. Проверено 9 июля 2019 г.
  72. ^ «Процесс литографии 10 нм — WikiChip» . ru.wikichip.org . Архивировано из оригинала 1 июля 2019 г. Проверено 17 августа 2019 г.
  73. ^ «Процесс литографии 14 нм — WikiChip» . ru.wikichip.org . Архивировано из оригинала 1 июля 2019 г. Проверено 17 августа 2019 г.
  74. ^ Катресс, Ян. «Дорожная карта Intel до 2025 года: с 4 нм, 3 нм, 20 А и 18 А?!» . АнандТех .
  75. ^ Бейли, Брайан (9 августа 2018 г.). «Старение чипов становится проблемой проектирования» . Полупроводниковая техника .
  76. ^ Дербишир, Кэтрин (20 апреля 2017 г.). «Остановит ли самонагрев FinFET» . Полупроводниковая техника .
  77. ^ «ФинФЭТ» .
  78. ^ «Трёхмерные транзисторы Foundries Rush — спектр IEEE» .
  79. ^ Бор, Марк; Мистри, Кайзад (май 2011 г.). «Революционная транзисторная технология Intel на 22 нм» (PDF) . intel.com . Проверено 18 апреля 2018 г.
  80. ^ Грэбэм, Дэн (6 мая 2011 г.). «Транзисторы Intel Tri-Gate: все, что вам нужно знать» . ТехРадар . Проверено 19 апреля 2018 г.
  81. ^ Бор, Марк Т.; Янг, Ян А. (2017). «Тенденции масштабирования КМОП и не только». IEEE микро . 37 (6): 20–29. дои : 10.1109/MM.2017.4241347 . S2CID   6700881 . Следующей крупной транзисторной инновацией стало появление транзисторов FinFET (трехзатворных) по 22-нм технологии Intel в 2011 году.
  82. ^ «Стартап ищет новую жизнь для планарных транзисторов - IEEE Spectrum» .
  83. ^ «Все более неравномерная гонка за 3/2 морских мили» . 24 мая 2021 г.
  84. ^ «Чем отличаются транзисторы следующего поколения» . 20 октября 2022 г.
  85. ^ «Сложенные нанолистовые транзисторы Intel могут стать следующим шагом в законе Мура» .
  86. ^ «Нанопроволочные транзисторы могут сохранить закон Мура» .
  87. ^ «Нанопровода дают импульс вертикальным транзисторам» . 2 августа 2012 г.
  88. ^ «Транзисторы перестанут сокращаться в 2021 году, но закон Мура будет жить» . 25 июля 2016 г.
  89. ^ «7 нм, 5 нм, 3 нм: новые материалы и транзисторы, которые приведут нас к пределам закона Мура | Extremetech» .
  90. ^ «Что будет после FinFET?» . 24 июля 2017 г.
  91. ^ «Варианты транзисторов за пределами 3 нм» . 15 февраля 2018 г.
  92. ^ «Самсунг, ГФ Рампа ФД-СОИ» . 27 апреля 2018 г.
  93. ^ Шилов, Антон. «Samsung завершает разработку 5-нм техпроцесса EUV» . АнандТех . Архивировано из оригинала 20 апреля 2019 г. Проверено 31 мая 2019 г.
  94. ^ Ченг, Годфри (14 августа 2019 г.). «Закон Мура не умер» . Блог TSMC . ТСМС . Проверено 25 сентября 2023 г.
  95. ^ Шор, Дэвид (06 апреля 2019 г.). «TSMC начинает 5-нанометровое рисковое производство» . WikiChip Предохранитель . Архивировано из оригинала 5 мая 2020 г. Проверено 7 апреля 2019 г.
  96. ^ Шилов, Антон; Катресс, Ян. «GlobalFoundries прекращает разработку 7-нм технологий: предпочитает сосредоточиться на специализированных процессах» . АнандТех . Архивировано из оригинала 12 октября 2019 г. Проверено 12 октября 2019 г.
  97. ^ Смит, Никола; Лю, Джон (июль 2021 г.). «Тайваньские производители микросхем держат рабочих «заключенными» на фабриках, чтобы удовлетворить глобальный пандемический спрос» . Телеграф .
  98. ^ «Нехватка чипов приводит к увеличению количества поддельных чипов и устройств» . 14 июня 2021 г.
  99. ^ Миллер, Крис. «Что такое полупроводники и почему они жизненно важны для мировой экономики?» . Всемирный экономический форум (Интервью).
  100. ^ Уэлен, Жанна (14 июня 2021 г.). «Страны щедро выделяют субсидии и льготы производителям полупроводников по мере того, как разгорается глобальная война за чипы» . Вашингтон Пост .
  101. ^ Шепардсон, Дэвид (21 декабря 2023 г.). «Обеспокоенность Китая по поводу импорта побуждает США начать пересмотр цепочки поставок полупроводников» . Рейтер .
  102. ^ «США призывают Тайвань ограничить экспорт чипов в Китай» .
  103. ^ Jump up to: а б «Симпозиум СБИС — TSMC и Imec по передовым технологиям процессов и устройств на пути к 2 нм» . 25 февраля 2024 г.
  104. ^ «Отключение электроэнергии частично остановило работу завода по производству микросхем Toshiba Memory» . Рейтер . 21 июня 2019 года. Архивировано из оригинала 16 декабря 2019 года . Получено 16 декабря 2019 г. - через www.reuters.com.
  105. ^ Департамент труда США (19 февраля 2000 г.). Справочник по профессиональным перспективам . Издательство ДЖИСТ. ISBN  978-1-56370-677-6 – через Google Книги.
  106. ^ «Дефицит воды и полупроводниковая промышленность» . big.stanford.edu .
  107. ^ https://www.st.com/resource/en/application_note/cd00003986-introduction-to-semiconductor-technology-stmicroelectronics.pdf
  108. ^ Jump up to: а б Рейнхардт, Карен; Керн, Вернер (16 марта 2018 г.). Справочник по технологии очистки кремниевых пластин . Уильям Эндрю. п. 223. ИСБН  978-0-323-51085-1 . Проверено 8 января 2024 г.
  109. ^ Натрадж Нараянсвами (1999). «Теоретический анализ очистки пластин криогенным аэрозолем» . Журнал Электрохимического общества . 146 (2): 767–774. Бибкод : 1999JElS..146..767N . дои : 10.1149/1.1391679 . Проверено 8 января 2024 г.
  110. ^ Харс, Адель (20 октября 2022 г.). «Очистка пластин становится ключевой задачей при производстве 3D-структур» . Полупроводниковая техника .
  111. ^ Хаттори, Такеши (30 сентября 2009 г.). Технология очистки и подготовки поверхности при производстве полупроводниковых приборов 11 . Электрохимическое общество. ISBN  978-1-56677-742-1 – через Google Книги.
  112. ^ Справочник по индустрии интегральных схем . Спрингер. 27 ноября 2023 г. ISBN  978-981-99-2836-1 .
  113. ^ Райтер, Тамас; Макканн, Майкл; Коннолли, Джеймс; Хоги, Шон (февраль 2022 г.). «Исследование изменчивости ширины, эффектов и управления процессом удаления краевых валиков в фотолитографическом производстве» . Транзакции IEEE по производству полупроводников . 35 (1): 60–66. дои : 10.1109/TSM.2021.3129770 . S2CID   244560651 .
  114. ^ Jump up to: а б с ЛаПедус, Марк (16 ноября 2017 г.). «Что будет дальше с атомным травлением слоев?» . Полупроводниковая техника .
  115. ^ Jump up to: а б «Эпитаксия» .
  116. ^ Пеле, А.Ф. (29 марта 2022 г.). «Раскрытие потенциала молекулярно-лучевой эпитаксии» . АспенКор . Проверено 8 января 2024 г.
  117. ^ Фоглер, Д. (19 ноября 2008 г.). «С новым инструментом Aviza ионно-лучевое осаждение достигает 300 мм» . СМИ с золотым флагом . Проверено 8 января 2024 г.
  118. ^ Рю, Дже Хёк; Ким, Бён Хун; Юн, Сон Джин (2017). «Характеристика тонкого слоя карбонизированного фоторезиста и исследование процесса сухой полосы с помощью контроля переменной температуры в режиме реального времени» . 2017 28-я ежегодная конференция по производству передовых полупроводников SEMI (ASMC) . стр. 102–106. дои : 10.1109/ASMC.2017.7969207 . ISBN  978-1-5090-5448-0 .
  119. ^ Айнспрух, Норман Г.; Браун, Дейл М. (1 декабря 2014 г.). Плазменная обработка для СБИС . Академическая пресса. ISBN  978-1-4832-1775-8 – через Google Книги.
  120. ^ Верхавербеке, С.; Бодри, К.; Боелен, П. (2004). Водная однопроходная очистка одной пластины AI/Via . Электрохимическое общество . стр. 23–26. ISBN  978-1-56677-411-6 . Проверено 8 января 2024 г.
  121. ^ «Laser Lift-Off (LLO) Идеально подходит для производства вертикальных светодиодов высокой яркости — Пресс-релиз — DISCO Corporation» . www.disco.co.jp . Архивировано из оригинала 14 июня 2019 г. Проверено 26 мая 2019 г.
  122. ^ «Информация о продукте | Полировальные машины — DISCO Corporation» . www.disco.co.jp . Архивировано из оригинала 26 мая 2019 г. Проверено 26 мая 2019 г.
  123. ^ «Информация о продукте | DBG / Отделение упаковки - DISCO Corporation» . www.disco.co.jp . Архивировано из оригинала 16 мая 2019 г. Проверено 26 мая 2019 г.
  124. ^ «Плазменная нарезка кубиками (нарезка кубиками перед измельчением) | Орботех» . www.orbotech.com . [ постоянная мертвая ссылка ]
  125. ^ «Электропроводящая пленка для крепления штампов (в разработке) | Nitto» . www.nitto.com . Архивировано из оригинала 26 мая 2019 г. Проверено 26 мая 2019 г.
  126. ^ «Клей для пленки Die Attach» . www.henkel-adhesives.com . Архивировано из оригинала 26 мая 2019 г. Проверено 26 мая 2019 г.
  127. ^ «От кусочка кристалла к пластине микросхемы — революция CHM» . www.computerhistory.org .
  128. ^ Jump up to: а б «Исследование выделения человеческих частиц» . www.cleanroomtechnology.com . Архивировано из оригинала 15 октября 2020 г. Проверено 14 октября 2020 г.
  129. ^ «Система ASYST SMIF — интегрирована с Tencor Surfscan 7200» . История чипа . Архивировано из оригинала 16 октября 2020 г. Проверено 14 октября 2020 г.
  130. ^ Миллер, Майкл Дж. (15 февраля 2018 г.). «Как производятся чипы: посещение GlobalFoundries» . PCMag Азия . Проверено 23 ноября 2023 г.
  131. ^ Микролитография: наука и техника, второе издание . ЦРК Пресс. 3 октября 2018 г. ISBN  978-1-4200-5153-7 .
  132. ^ «Процедуры очистки пластин; фоторезист или удаление резиста; удаление пленок и частиц» . www.eesemi.com . Архивировано из оригинала 15 октября 2020 г. Проверено 14 октября 2020 г.
  133. ^ Сугавара, М. (28 мая 1998 г.). Плазменное травление: основы и применение . ОУП Оксфорд. ISBN  978-0-19-159029-0 – через Google Книги.
  134. ^ Нодзири, Кадзуо (25 октября 2014 г.). Технология сухого травления полупроводников . Спрингер. ISBN  978-3-319-10295-5 – через Google Книги.
  135. ^ Сугавара, М. (28 мая 1998 г.). Плазменное травление: основы и применение . ОУП Оксфорд. ISBN  978-0-19-159029-0 – через Google Книги.
  136. ^ Лю, Тонгбо; Сюэ, Бинь (31 августа 2020 г.) Ли , Цзиньминь, И, Сяоян ; .  978-981-15-7949-3 – через Google Книги.
  137. ^ Пауэлл, РА (2 декабря 2012 г.). Сухое травление в микроэлектронике . Эльзевир. ISBN  978-0-08-098358-5 – через Google Книги.
  138. ^ Линиг, Йенс; Шайбле, Юрген (19 марта 2020 г.). Основы топологии электронных схем . Спрингер Природа. ISBN  978-3-030-39284-0 – через Google Книги.
  139. ^ Кёлер, Михаэль (11 июля 2008 г.). Травление в микросистемной технике . Джон Уайли и сыновья. ISBN  978-3-527-61379-3 – через Google Книги.
  140. ^ ЛаПедус, Марк (21 марта 2022 г.). «Высокоселективное травление применяется для чипов следующего поколения» . Полупроводниковая техника .
  141. ^ Франсила, Сами (28 января 2005 г.). Введение в микротехнологию . Джон Уайли и сыновья. ISBN  978-0-470-02056-2 .
  142. ^ «1954: Разработан процесс диффузии для транзисторов | Кремниевый двигатель | Музей истории компьютеров» .
  143. ^ Лиан, Ягуан (10 октября 2022 г.). Полупроводниковые микрочипы и их производство: Практическое руководство по теории и производству . Джон Уайли и сыновья. ISBN  978-1-119-86780-7 .
  144. ^ Главиш, Хилтон; Фарли, Марвин. Обзор основных инноваций в проектировании балочных линий (PDF) . 2018 22-я Международная конференция по технологии ионной имплантации (IIT). дои : 10.1109/IIT.2018.8807986 .
  145. ^ Фэйр, Ричард Б. (январь 1998 г.). «История некоторых ранних разработок в технологии ионной имплантации, приведших к производству кремниевых транзисторов» (PDF) . Труды IEEE . 86 (1): 111–137. дои : 10.1109/5.658764 . Архивировано из оригинала (PDF) 2 сентября 2007 года . Проверено 26 февраля 2024 г.
  146. ^ «Ионная имплантация в КМОП-технологии: машинные проблемы» . Ионная имплантация и синтез материалов . Спрингер. 2006. стр. 213–238. дои : 10.1007/978-3-540-45298-0_15 . ISBN  978-3-540-23674-0 .
  147. ^ Методика виртуальной метрологии в производстве полупроводников . Международная совместная конференция IEEE 2006 г. по исследованиям нейронных сетей. дои : 10.1109/IJCNN.2006.247284 . S2CID   1194426 .
  148. ^ «Угроза изменчивости полупроводников — спектр IEEE» . ИИЭЭ .
  149. ^ Ниси, Ёсио; Деринг, Роберт (19 декабря 2017 г.). Справочник по технологии производства полупроводников . ЦРК Пресс. ISBN  978-1-4200-1766-3 – через Google Книги.
  150. ^ Гровенор, CRM (5 октября 2017 г.). Микроэлектронные материалы . Рутледж. ISBN  978-1-351-43154-5 – через Google Книги.
  151. ^ Технология производства полупроводников . Мировое научное издательство. 3 марта 2008 г. ISBN.  978-981-310-671-0 .
  152. ^ Натан, Арокия; Саха, Самар К.; Тоди, Рави М. (август 2023 г.). 75 лет транзистору . Джон Уайли и сыновья. ISBN  978-1-394-20244-7 .
  153. ^ High-k/металлические затворы в передовых кремниевых устройствах . Конференция SEMI по передовому производству полупроводников 2012 г. дои : 10.1109/ASMC.2012.6212925 . S2CID   32122636 .
  154. ^ Робертсон Дж. и Уоллес Р.М. (2015). High-K материалы и металлические затворы для КМОП-приложений. Материаловедение и инженерия: R: Отчеты, 88, 1–41. doi:10.1016/j.mser.2014.11.001
  155. ^ Франк, ММ (2011). Инновации High-k/металлических затворов, обеспечивающие непрерывное масштабирование КМОП. 2011 г. Материалы Европейской конференции по исследованию твердотельных устройств (ESSDERC). doi:10.1109/essderc.2011.6044239
  156. ^ Первая технология DRAM High-K/Metal Gate для продуктов с низким энергопотреблением и высокой производительностью . Международная конференция IEEE по электронным устройствам (IEDM), 2015 г. дои : 10.1109/IEDM.2015.7409775 . S2CID   35956689 .
  157. ^ «Интегрирование high-k/металлических вентилей: первый затвор или последний? | Полупроводниковый дайджест» .
  158. ^ «IEDM 2009: варианты HKMG «сначала ворота» и «последние ворота» | Semiconductor Digest» .
  159. ^ «Путь Samsung к 14 нм» . 12 мая 2015 г.
  160. ^ Дополнительный оксид металла-полупроводник . Совет директоров – Книги по запросу. Август 2018. ISBN  978-1-78923-496-1 .
  161. ^ ЛаПедус, Марк (24 июля 2017 г.). «Что будет после FinFET?» . Полупроводниковая техника .
  162. ^ Татешита, Ю.; Ван, Дж.; Нагано, К.; Хирано, Т.; Миянами, Ю.; Икута, Т.; Катаока, Т.; Кикучи, Ю.; Ямагучи, С.; Андо, Т.; Тай, К.; Мацумото, Р.; Фудзита, С.; Ямане, К.; Ямамото, Р.; Канда, С.; Кугимия, К.; Кимура, Т.; Очи, Т.; Ямамото, Ю.; Нагахама, Ю.; Хагимото, Ю.; Вакабаяси, Х.; Тагава, Ю.; Цукамото, М.; Ивамото, Х.; Сайто, М.; Кадомура, С.; Нагашима, Н. (2006). «Технологии высокопроизводительных и маломощных КМОП-устройств с использованием стеков металлических затворов / High-k с одноосно-напряженными кремниевыми каналами на подложках (100) и (110)» . 2006 Международная встреча по электронным устройствам . стр. 100-1 1–4. дои : 10.1109/IEDM.2006.346959 . ISBN  1-4244-0438-Х . S2CID   23881959 .
  163. ^ Нарайанан, В. (2007). «High-k/Metal Gates – от исследований к реальности» . 2007 Международный семинар по физике полупроводниковых приборов . стр. 42–45. дои : 10.1109/IWPSD.2007.4472451 . ISBN  978-1-4244-1727-8 . S2CID   25926459 .
  164. ^ «Решение High-k — спектр IEEE» . ИИЭЭ .
  165. ^ Харе, Мукеш (2007). «Технология High-K/металлических ворот: новый горизонт» . 2007 Конференция IEEE по заказным интегральным схемам . стр. 417–420. дои : 10.1109/CICC.2007.4405765 . ISBN  978-1-4244-0786-6 . S2CID   1589266 .
  166. ^ Видманн, Д.; Мадер, Х.; Фридрих, Х. (9 марта 2013 г.). Технология интегральных микросхем . Спрингер. ISBN  978-3-662-04160-4 .
  167. ^ «Процесс подключения BEOL для логики CMOS» .
  168. ^ Jump up to: а б с ЛаПедус, Марк (22 мая 2017 г.). «Гонка за 10/7 морских миль» . Полупроводниковая техника .
  169. ^ Химико-механическая планаризация полупроводниковых материалов . Спрингер. 26 января 2004 г. ISBN.  978-3-540-43181-7 .
  170. ^ Технология медного межсоединения . Спрингер. 22 января 2010 г. ISBN.  978-1-4419-0076-0 .
  171. ^ «Введение в медные / низкокалиевые межсоединения и основы электромиграции» .
  172. ^ Дюбуа, Жеро; Фольксен, Вилли (24 февраля 2012 г.). «Материалы с низким содержанием k : последние достижения». В Бакланове Михаил Р.; Хо, Пол С.; Зшех, Эренфрид (ред.). Низко-k материалы: последние достижения . Уайли. стр. 1–33. дои : 10.1002/9781119963677.ch1 . ISBN  978-0-470-66254-0 – через CrossRef.
  173. ^ Ли, З.; Тиан, Ю.; Тенг, К.; Цао, Х. (2020). «Последние достижения в области барьерного слоя медных межсоединений» . Материалы . 13 (21): 5049. Бибкод : 2020Mate...13.5049L . дои : 10.3390/ma13215049 . ПМЦ   7664900 . ПМИД   33182434 .
  174. ^ «Разработка IBM медного межсоединения для интегральных схем» .
  175. ^ «Инкапсуляция кобальтом увеличивает размер меди до 10 нм» . 13 мая 2014 г.
  176. ^ Лепер, Филипп; Штукельбергер, Майкл; Нисен, Бьорн; Вернер, Жереми; Филипич, Миха; Мун, Су-Джин; Ням, Джун Хо; Топич, Марко; Де Вольф, Стефан; Баллиф, Кристоф (2015). «Спектры сложного показателя преломления тонких пленок перовскита CH3NH3PbI3, определенные методами спектроскопической эллипсометрии и спектрофотометрии» . Журнал физической химии . 6 (1): 66–71. дои : 10.1021/jz502471h . ПМИД   26263093 . Проверено 16 ноября 2021 г.
  177. ^ Jump up to: а б «Доходность и управление доходностью» (PDF) . Экономически эффективное производство интегральных схем (PDF) . Корпорация по разработке интегральных схем. 1997. ISBN  1-877750-60-3 . Архивировано из оригинала 22 января 2023 г. Проверено 22 января 2023 г. {{cite book}}: CS1 maint: bot: исходный статус URL неизвестен ( ссылка )
  178. ^ Катресс, доктор Ян. «Ранние тестовые чипы TSMC, изготовленные по 5-нм техпроцессу, дают 80% производительности, HVM появится в первом полугодии 2020 года» . АнандТех . Архивировано из оригинала 25 мая 2020 г. Проверено 12 апреля 2020 г.
  179. ^ «Усовершенствованные МОП-транзисторы и новые устройства» (PDF) . Архивировано из оригинала (PDF) 26 октября 2020 г. Проверено 23 октября 2020 г.
  180. ^ «Введение в полупроводниковую технологию» (PDF) . СТМикроэлектроника . п. 6. Архивировано (PDF) из оригинала 3 апреля 2018 г. Проверено 25 сентября 2018 г.
  181. ^ «Вафельный фон» . eesemi.com . Архивировано из оригинала 22 января 2021 г. Проверено 18 декабря 2020 г.
  182. ^ https://www.st.com/resource/en/application_note/cd00003986-introduction-to-semiconductor-technology-stmicroelectronics.pdf
  183. ^ https://www.3dincites.com/2009/04/the-post-fab-process-debate-for-3d-ics-foundry-or-osats/
  184. ^ https://www.electronicsb2b.com/industry-buzz/invest/atmps-founding-stone-indias-semiconductor-era/
  185. ^ https://www.semiconductors.org/ecosystem/
  186. ^ https://www.csis.org/anaанализ/mapping-semiconductor-supply-chain-critical-role-indo-pacific-region
  187. ^ «Почему техногенное загрязнение становится глобальным» . CNET . 25 апреля 2002 года . Проверено 17 февраля 2024 г.
  188. ^ Балига, Б. (2 декабря 2012 г.). Эпитаксиальная кремниевая технология . Эльзевир. ISBN  978-0-323-15545-8 – через Google Книги.

Дальнейшее чтение

[ редактировать ]
  • Кэслин, Хьюберт (2008). Проектирование цифровых интегральных схем: от архитектуры СБИС до изготовления КМОП . Издательство Кембриджского университета. , раздел 14.2.
  • Вики, связанные с технологией чипов
  • Ёсио, Ниси (2017). Справочник по технологии производства полупроводников . ЦРК Пресс.
[ редактировать ]
В Wikimedia Commons есть средства массовой информации, связанные с производством полупроводниковых приборов .
Retrieved from "https://en.wikipedia.org/w/index.php?title=Semiconductor_device_fabrication&oldid=1237653342#Minimum_feature_size"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: bce95b6eb91bf6b31231491164b56607__1722361920
URL1:https://arc.ask3.ru/arc/aa/bc/07/bce95b6eb91bf6b31231491164b56607.html
Заголовок, (Title) документа по адресу, URL1:
Semiconductor device fabrication - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)