Сканировать цепочку
Цепочка сканирования — это метод, используемый при проектировании для тестирования . Цель состоит в том, чтобы упростить тестирование, предоставив простой способ установки и наблюдения за каждым триггером в микросхеме . Базовая структура сканирования включает следующий набор сигналов для управления и наблюдения за механизмом сканирования.
- Scan_in и scan_out определяют вход и выход цепочки сканирования. В режиме полного сканирования обычно каждый вход управляет только одной цепью и также сканирует и наблюдает за ней.
- Вывод включения сканирования — это специальный сигнал, который добавляется в проект. Когда этот сигнал подается, каждый триггер в схеме подключается к длинному сдвиговому регистру .
- Тактовый сигнал , который используется для управления всеми FF в цепочке во время фазы сдвига и фазы захвата. В цепочку триггеров можно ввести произвольный шаблон и считывать состояние каждого триггера.
В схеме полного сканирования автоматическая генерация тестовых таблиц особенно проста (ATPG). Никакой последовательной генерации шаблонов не требуется — достаточно комбинаторных тестов, которые гораздо проще генерировать. Если у вас есть комбинаторный тест, его можно легко применить.
- Включите режим сканирования и настройте нужные входы.
- Отмените режим сканирования и примените один тактовый сигнал. Теперь результаты теста фиксируются в целевых шлепанцах.
- Повторно включите режим сканирования и проверьте, пройден ли комбинаторный тест.
В чипе, который не имеет конструкции полного сканирования, т. е. в чипе есть последовательные схемы, такие как элементы памяти, которые не являются частью цепочки сканирования, генерация последовательного шаблона требуется . Генерация тестовых шаблонов для последовательных схем ищет последовательность векторов для обнаружения конкретной неисправности в пространстве всех возможных векторных последовательностей.
Даже простая застрявшая неисправность требует наличия последовательности векторов для обнаружения в последовательной схеме. Кроме того, из-за наличия элементов памяти управляемость и наблюдаемость внутренних сигналов в последовательной схеме в целом значительно сложнее, чем в схеме комбинационной логики . Эти факторы делают сложность последовательной ATPG намного выше, чем сложность комбинационной ATPG.
Есть много вариантов:
- Частичное сканирование : только некоторые триггеры соединены в цепочки.
- Множественные цепочки сканирования : две или более цепочки сканирования строятся параллельно, чтобы сократить время загрузки и наблюдения.
- Тестовое сжатие : вход в цепочку сканирования обеспечивается встроенной логикой.
См. также
[ редактировать ]- Проектирование для тестирования
- Автоматическое создание тестовых таблиц
- Автоматизация электронного проектирования
- Разработка интегральных схем
- Шина последовательного периферийного интерфейса
- Iddq-тестирование