Последовательный периферийный интерфейс

Последовательный периферийный интерфейс (SPI)

Тип	Последовательная коммуникационная шина
История производства
Дизайнер	Моторола
Разработанный	Примерно в начале 1980-х годов
Производитель	различный
Цепочка гирлянд	Зависит от устройств
Разъем	Не указано
Электрический
Макс. Напряжение	Не указано
Макс. текущий	Не указано
Данные
Ширина	1 бит (двунаправленный)
Макс. устройства	Многоточечная передача ограничена выбором чипа. Гирляндное подключение без ограничений.
Протокол	Полнодуплексный последовательный
Распиновка
ДЫМ	Главный выход Ведомый вход
МИСО	Мастер в рабстве
СКЛК	Серийные часы
CS	Выбор чипа (один или несколько)
(контакты могут иметь альтернативные названия )

Serial Peripheral Interface ( SPI ) — это де-факто стандарт (со множеством вариантов ) для синхронной последовательной связи , используемый в основном во встроенных системах на коротких расстояниях для проводной связи между интегральными схемами .

SPI использует архитектуру «главный-подчиненный» , описанную здесь терминами «основной» и «подчиненный». где один Основное устройство организует связь с некоторым количеством периферийных (под) устройств, управляя тактовым сигналом и сигналом(ами) выбора микросхемы .

Motorola В исходной спецификации связи используются четыре провода (начало 1980-х годов) для полнодуплексной . Иногда ее называют четырехпроводной последовательной шиной в отличие от трехпроводных вариантов, которые являются полудуплексными , а также двухпроводных последовательных шин I²C и 1-Wire .

Типичные области применения включают взаимодействие микроконтроллеров с периферийными микросхемами для карт Secure Digital , жидкокристаллические дисплеи , аналого-цифровые и цифро-аналоговые преобразователи , флэш- память и память EEPROM , а также различные коммуникационные микросхемы.

SPI можно точно описать как синхронный последовательный интерфейс. но он отличается от протокола синхронного последовательного интерфейса (SSI).

Операция

(Примечание: в разделе «Вариации» описывается работа нестандартных вариантов.)

Рис. 1. Базовая конфигурация SPI с использованием одного основного и одного подчиненного. Каждое устройство внутри использует сдвиговый регистр для последовательной связи, который вместе образует межкристальный кольцевой буфер .

SPI имеет четыре логических сигнала (которые могут иметь альтернативные названия ):

Короткий Имя	Длинный Имя	Описание (исторические термины в скобках)
CS	Выбор чипа	с активным низким уровнем Сигнал выбора микросхемы от основного (ведущего) до включить связь с конкретным подчиненным (подчиненным) устройством.
СКЛК	Серийные часы	Тактовый сигнал от главных (главных) переходов для каждого бита последовательных данных.
ДЫМ	Основной выход, сабвуфер (ведущий выход, подчиненный вход)	Последовательные данные от главного (главного), старший бит начинается первым.
МИСО	Основной вход, дополнительный выход (главный вход, подчиненный выход)	Последовательные данные от подчиненного устройства (ведомого устройства), сначала старший бит.

MOSI на основном выходе на MOSI на сабвуфере. MISO на сабвуфере выводит на MISO на главном.

SPI работает с одним устройством, выступающим в качестве основного, и с одним или несколькими вспомогательными устройствами.

Вспомогательные устройства должны использовать выходы с тремя состояниями , чтобы их сигнал MISO становился высоким импедансом ( электрически отключенным ), когда устройство не выбрано. Сабвуферы без выходов с тремя состояниями не могут использовать провод MISO совместно с другими сабвуферами без использования внешнего буфера с тремя состояниями.

Передача данных

Чтобы начать связь, главный SPI сначала выбирает дополнительное устройство, переводя его CS в низкий уровень. (Примечание: полоса над CS указывает на активный низкий сигнал, поэтому низкое напряжение означает «выбрано», а высокое напряжение означает «не выбрано»)

Если требуется период ожидания, например, для аналого-цифрового преобразования, главный процессор должен подождать как минимум этот период времени, прежде чем выдавать тактовые циклы.

Во время каждого тактового цикла SPI происходит полнодуплексная передача одного бита. Основной отправляет бит по линии MOSI, а подчиненный отправляет бит по линии MISO, а затем каждый считывает соответствующий входящий бит. Эта последовательность сохраняется даже тогда, когда предполагается только однонаправленная передача данных.

Передача с использованием одного сабвуфера (рис. 1) включает в себя один сдвиговый регистр в основном и один сдвиговый регистр в сабвуфере, оба имеют определенный размер слова (например, 8 бит). соединены в топологии виртуального кольца . Данные обычно сначала сдвигаются по старшему биту (MSB). На фронте тактовой частоты и основной, и дополнительный немного смещаются к своему аналогу. На следующем фронте тактового сигнала каждый приемник производит выборку переданного бита и сохраняет его в сдвиговом регистре как новый младший бит. После того, как все биты были смещены наружу и внутрь, главный и вспомогательный регистры обменялись значениями. Если требуется обмен дополнительными данными, сдвиговые регистры перезагружаются, и процесс повторяется. Передача может продолжаться любое количество тактов. По завершении основной перестает переключать тактовый сигнал и обычно отменяет выбор сабвуфера.

Если используется одно вспомогательное устройство, его CS вывод может быть зафиксирован на низком логическом уровне, если вспомогательное устройство это позволяет. При наличии нескольких вспомогательных устройств в многоточечной конфигурации требуется независимый сигнал CS от основного для каждого вспомогательного устройства, в то время как для последовательной конфигурации требуется только один сигнал CS .

Каждый сабвуфер на шине, который не был выбран, должен игнорировать входную тактовую частоту и сигналы MOSI. А чтобы предотвратить конфликты в MISO, невыбранные подпрограммы должны использовать вывод с тремя состояниями . Для обеспечения этого сабвуферам, которые еще не имеют три состояния, потребуются внешние буферы с тремя состояниями.

Полярность и фаза часов

Помимо установки тактовой частоты, главный процессор также должен настроить полярность и фазу тактового сигнала относительно данных. Моторола эти две опции названы CPOL и CPHA (для и полярности синхронизации соответственно, и фазы ) это синхронизации соглашение также приняло большинство поставщиков.

SPI Временная диаграмма для полярности и фазы тактового сигнала. Биты данных выводятся на синих линиях, если CPHA=0, или на красных линиях, если CPHA=1, а выборка осуществляется на линиях противоположного цвета. Числа идентифицируют биты данных. Z указывает на высокий импеданс .

SPI Показанная временная диаграмма подробно описана ниже:

• CPOL представляет полярность часов. Полярности можно преобразовать с помощью простого инвертора .
  • SCLK _CPOL=0 — это тактовый сигнал, который простаивает при низком логическом напряжении.
  • SCLK _CPOL=1 — это тактовый сигнал, который простаивает при высоком логическом напряжении.
• CPHA представляет фазу цикла передачи каждого бита данных относительно SCLK.
  • Для CPHA=0:
    • Первый бит данных выводится сразу после активации CS .
    • Последующие биты выводятся, когда SCLK переходит на уровень напряжения ожидания.
    • Выборка происходит, когда SCLK переходит с уровня напряжения холостого хода.
  • Для CPHA=1:
    • Первый бит данных выводится по первому фронту тактового импульса SCLK после активации CS .
    • Последующие биты выводятся, когда SCLK переходит с уровня напряжения ожидания.
    • Выборка происходит, когда SCLK переходит на уровень напряжения холостого хода.
  • Преобразование между этими двумя фазами нетривиально.
  • Примечание. Сигналы MOSI и MISO обычно стабильны (в точках приема) в течение полупериода до тех пор, пока не начнется цикл передачи следующего бита, поэтому основное и вспомогательное устройства SPI могут производить выборку данных в разных точках этого полупериода для обеспечения гибкости, несмотря на исходный код. спецификация.

Номера режимов

Комбинации полярности и фаз обозначаются этими номерами «режима SPI», где CPOL — старший бит, а CPHA — младший бит:

Режим SPI	Полярность часов (КПОЛ)	Фаза часов (CPHA)	Данные смещаются на	Данные отбираются на
0	0	0	падение SCLK, и при CS активации	растущий SCLK
1	0	1	растущий SCLK	падение SCLK
2	1	0	повышение SCLK и при CS активации	падение SCLK
3	1	1	падение SCLK	растущий SCLK

Примечания:

• Другое часто используемое обозначение представляет режим как кортеж (CPOL, CPHA); например, значение «(0, 1)» будет указывать CPOL=0 и CPHA=1.
• В полнодуплексном режиме основное устройство может передавать и принимать в разных режимах. Например, он может передавать в режиме 0 и одновременно принимать в режиме 1.
• Разные поставщики могут использовать разные схемы именования, например CKE для фронта тактовой частоты или NCPHA для инверсии CPHA.

Действительные сообщения

Некоторые вспомогательные устройства предназначены для игнорирования любых соединений SPI, в которых количество тактовых импульсов превышает указанное. Других это не волнует, они игнорируют дополнительные входные данные и продолжают сдвигать один и тот же выходной бит. Обычно разные устройства используют связь SPI разной длины, как, например, когда SPI используется для доступа к цепочке сканирования микросхемы путем выдачи командного слова одного размера (возможно, 32 бита), а затем получения ответа другого размера. размер (возможно, 153 бита, по одному на каждый вывод в этой цепочке сканирования).

Прерывания

Прерывания выходят за рамки SPI; их использование не запрещено и не указано, поэтому может быть реализовано опционально.

От основного к дополнительному

Микроконтроллеры, сконфигурированные как вспомогательные устройства, могут иметь аппаратную поддержку для генерации сигналов прерывания для себя, когда принимаются слова данных или происходит переполнение в приемном буфере FIFO . а также может настроить процедуру прерывания, когда на входной линии выбора микросхемы устанавливается низкий или высокий уровень.

От сабвуфера к основному

Подсистемы SPI иногда используют внеполосный сигнал (другой провод) для отправки сигнала прерывания в основную сеть. Примеры включают прерывания от нажатия пера от датчиков сенсорного экрана , оповещения о температурном пределе от датчиков температуры , сигналы тревоги, выдаваемые чипами часов реального времени , SDIO. и вставки аудиоразъема для аудиокодека . Прерывания основного также можно имитировать с помощью опроса (аналогично USB 1.1 и 2.0 ).

Разработка программного обеспечения

SPI подходит для разработки программного обеспечения «драйвера шины». Программное обеспечение для подключенных устройств написано для вызова «драйвера шины», который обрабатывает фактическое оборудование низкоуровневого SPI. Это позволяет коду драйвера подключенных устройств легко переносить на другое оборудование или на мощную программную реализацию.

Бит-бэнг протокола

Псевдокод . ниже описывает программную реализацию (« битовую обработку ») протокола SPI как основного с одновременным выводом и вводом Этот псевдокод предназначен для CPHA=0 и CPOL=0, таким образом, SCLK устанавливается на низкий уровень перед активацией CS , и биты вводятся по нарастающему фронту SCLK, а биты выводятся по заднему фронту SCLK.

• Инициализируйте SCLK как низкий уровень и CS как высокий уровень.
• Потяните CS вниз, чтобы выбрать сабвуфер
• Цикл для любого количества байтов для передачи:
  • Инициализировать byte_outсо следующим выходным байтом для передачи
  • Повторите 8 раз:
    • Левый сдвиг следующий выходной бит из byte_outв МОСИ
    • NOP сабвуфера для времени установки
    • Поднимите SCLK высоко
    • Сдвиньте влево следующий входной бит из MISO в byte_in
    • NOP для времени удержания субмарины
    • Потяните SCLK на низкий уровень
  • byte_inтеперь содержит этот недавно полученный байт и может использоваться по желанию
• Потяните CS высоко, чтобы отменить выбор сабвуфера

Протокол битовой обработки субподчиненного устройства аналогичен приведенному выше, но отличается от него. Реализация может включать ожидание падения CS или запуск процедуры прерывания при падении CS , а затем сдвиг битов внутрь и наружу, когда полученный SCLK изменяется соответствующим образом, независимо от того, как долго длится размер передачи.

Шинные топологии

Хотя предыдущий раздел эксплуатации был посвящен базовому интерфейсу с одним сабвуфером, вместо этого SPI может взаимодействовать с несколькими сабвуферами, используя многоточечные, шлейфовые конфигурации или конфигурации расширения.

Многоточечная конфигурация

Многоточечная шина SPI

В конфигурации многоточечной шины каждый подчиненный имеет свой собственный CS , а основной выбирает только один за раз. MISO, SCLK и MOSI используются всеми устройствами. Именно так обычно используется SPI.

Поскольку контакты MISO сабвуферов соединены вместе, они должны быть контактами с тремя состояниями (высоким, низким или высоким импедансом), где выход с высоким импедансом должен применяться, когда сабвуфер не выбран. Подустройства, не поддерживающие три состояния, могут использоваться в многоточечной конфигурации путем добавления буферной микросхемы с тремя состояниями, управляемой ее сигналом CS . (Поскольку только одна сигнальная линия должна иметь три состояния для каждого сабвуфера, одна типичная стандартная логическая микросхема, содержащая четыре буфера с тремя состояниями и независимыми входами затвора, может использоваться для сопряжения до четырех вспомогательных устройств с шиной SPI)

Предостережение: все сигналы CS должны начинаться с высокого уровня (чтобы указать, что чипы не выбраны) перед отправкой сообщений инициализации любому подчинённому устройству, поэтому другие неинициализированные подчинённые устройства игнорируют сообщения, не адресованные им. Это вызывает беспокойство, если основное устройство использует контакты ввода-вывода общего назначения (GPIO) (которые по умолчанию могут находиться в неопределенном состоянии) для CS и если основное устройство использует отдельные библиотеки программного обеспечения для инициализации каждого устройства. Одним из решений является настройка всех GPIO, используемых для CS, для вывода высокого напряжения для всех сабвуферов перед запуском кода инициализации из любой из этих программных библиотек. Другое решение — добавить нагрузочный резистор на каждую CS , чтобы гарантировать, что все сигналы CS изначально имеют высокий уровень.

Конфигурация шлейфового подключения

SPI с последовательным подключением

Некоторые продукты, реализующие SPI, могут быть подключены в конфигурации шлейфового подключения , где выход первого сабвуфера подключается к входу второго сабвуфера и так далее с последующими сабвуферами до тех пор, пока не появится последний сабвуфер, выход которого снова подключается к основному входу. Это эффективно объединяет отдельные регистры сдвига связи каждого сабвуфера, чтобы сформировать один более крупный комбинированный регистр сдвига , который сдвигает данные по цепочке. Для этой конфигурации требуется только одна линия CS от основного, а не отдельная линия CS для каждого сабвуфера.

В дополнение к использованию сабвуферов, специфичных для SPI, шлейфовый SPI может включать в себя дискретные сдвиговые регистры для большего количества входных контактов (например, с использованием последовательного выхода 74 xx165 с параллельным входом). или выходы (например, с использованием последовательного входа и параллельного выхода 74 xx595) прикован на неопределенный срок. Другие приложения, которые потенциально могут взаимодействовать с последовательным SPI, включают SGPIO , JTAG , и я ² С. ​

Конфигурации расширителя

Конфигурации расширителей используют устройства адресации, управляемые SPI (например, двоичные декодеры , демультиплексоры или сдвиговые регистры) для добавления выбора чипа.

Например, одна CS может использоваться для передачи демультиплексору, управляемому SPI, индексного номера, управляющего его сигналами выбора, в то время как другая CS маршрутизируется через этот демультиплексор в соответствии с этим индексом для выбора желаемого подканала.

Плюсы и минусы

Преимущества

• Полнодуплексная связь в версии этого протокола по умолчанию.
• Двухтактные драйверы (в отличие от драйверов с открытым стоком ) обеспечивают относительно хорошую целостность сигнала и высокую скорость.
• Более высокая пропускная способность, чем у I²C или SMBus
  • Однако протокол SPI не имеет максимальной тактовой частоты:
    • Отдельные устройства указывают приемлемые тактовые частоты.
    • Проводка и электроника ограничивают частоту
• Полная гибкость протокола для передаваемых битов
  • Не ограничивается 8-битными символами
  • Произвольный выбор размера, содержания и цели сообщения.
• Простое оборудование и интерфейс
  • Аппаратная реализация сабвуферов требует только выбираемого сдвигового регистра.
    • Сабвуферы используют тактовую частоту основного генератора и, следовательно, не нуждаются в прецизионных генераторах.
    • Подсистемам не нужен уникальный адрес – в отличие от I²C , GPIB или SCSI.
    • Только от сети дополнительно требуется генерация тактовых и CS- сигналов.
    • Результат: простая программная реализация с битовой заменой
  • Использует только четыре контакта на корпусах микросхем и проводов в макетах плат или разъемах, гораздо меньше, чем в параллельных интерфейсах.
    • Не более одного уникального сигнала на устройство ( CS ); все остальные общие
      • Примечание. Для последовательной конфигурации не требуется более одной общей базовой станции.
  • Обычно более низкие требования к питанию, чем I²C или SMBus, из-за меньшего количества схем (включая подтягивающие резисторы)
  • Единственная главная означает отсутствие арбитража шины (и связанных с ним режимов отказа) - в отличие от CAN-шины.
  • Трансиверы не нужны - в отличие от CAN-шины
  • Сигналы являются однонаправленными, что обеспечивает простую гальваническую развязку.

Недостатки

• Требуется больше контактов на корпусах микросхем, чем I²C , даже в трехпроводных вариантах.
• Обрабатывает только короткие расстояния по сравнению с RS-232 , RS-485 или CAN-шиной (хотя расстояние можно увеличить с помощью приемопередатчиков, таких как RS-422 ).
• Расширяемость значительно снижается, когда требуется несколько сабвуферов, использующих разные режимы SPI.
  • Доступ замедляется, когда main часто требуется повторная инициализация в разных режимах.
• Нет формального стандарта
  • Таким образом, проверка соответствия невозможна.
  • Многие существующие варианты усложняют поддержку.
• Нет встроенной поддержки протоколов для некоторых удобств:
  • Нет аппаратного управления потоком данных со стороны сабвуфера (но основной может задержать следующий фронт тактовой частоты, чтобы замедлить скорость передачи)
  • Нет аппаратного дополнительного подтверждения (основной может передавать в никуда и не знать об этом)
  • Нет протокола проверки ошибок
  • Нет горячей замены (динамическое добавление узлов)
  • Прерывания выходят за рамки SPI (см. § Прерывания ).

Приложения

Память SPI от Atmel

Fairchild EEPROM с использованием Microwire

Microchip 32 Мбит SQI Флэш-память

SPI используется для связи с различными периферийными устройствами, такими как

• Датчики: температуры , давления , АЦП , сенсорные экраны , контроллеры видеоигр.
• Устройства управления: аудиокодеки , цифровые потенциометры , ЦАП.
• Объективы камеры: крепление объектива Canon EF
• Коммуникации: Ethernet , USB , USART , CAN , IEEE 802.15.4 , IEEE 802.11.
• Память: флэш-память и EEPROM.
• Часы реального времени
• ЖК-дисплеи , иногда даже для управления данными изображений
• Любая MMC или SD карта SDIO ). (включая вариант )
• Сдвиговые регистры для дополнительного ввода-вывода

Экономия на площади платы и проводке по сравнению с параллельной шиной значительна и обеспечила SPI прочную роль во встраиваемых системах. Это справедливо для большинства процессоров «система-на-кристалле» , как для 32-разрядных процессоров более высокого класса, таких как те, которые используют ARM , MIPS или PowerPC, так и для микроконтроллеров более низкого уровня, таких как AVR , PIC и MSP430 . Эти микросхемы обычно включают в себя SPI-контроллеры, способные работать как в основном, так и в вспомогательном режиме. Внутрисистемные программируемые контроллеры AVR (в том числе пустые) можно запрограммировать с помощью SPI.

В проектах на основе микросхем или FPGA иногда используется SPI для связи между внутренними компонентами; Недвижимость на кристалле может быть такой же дорогой, как и его встроенный родственник. А в высокопроизводительных системах FPGA иногда используют SPI для взаимодействия с хостом, в качестве основного для датчиков или для флэш-памяти, используемой для начальной загрузки, если они основаны на SRAM.

Возможность полнодуплексного режима делает SPI очень простым и эффективным для одного главного/одного подчиненного приложения. Некоторые устройства используют полнодуплексный режим для реализации эффективного и быстрого потока данных для таких приложений, как цифровое аудио , цифровая обработка сигналов или телекоммуникационные каналы , но большинство готовых микросхем придерживаются полудуплексных протоколов запросов/ответов.

Вариации

SPI является де-факто стандартом . Однако отсутствие формального стандарта отражается на широком разнообразии вариантов протокола. Некоторые устройства предназначены только для передачи; другие предназначены только для приема. Выбор микросхемы иногда имеет активный высокий уровень, а не активный низкий уровень. Некоторые устройства сначала отправляют младший бит. Уровни сигнала полностью зависят от задействованных микросхем. И хотя базовый протокол SPI не имеет кодов команд, каждое устройство может определить свой собственный протокол кодов команд. Некоторые изменения незначительны или неофициальны, в то время как другие имеют официальный определяющий документ и могут считаться отдельными, но связанными протоколами.

Исходное определение

Motorola в 1983 году внесена в список три 6805 8-битных микрокомпьютера со встроенным «последовательным периферийным интерфейсом», функциональность которого описана в руководстве 1984 года.

АН991

Прикладной узел Motorola AN991 1987 года «Использование последовательного периферийного интерфейса для связи между несколькими микрокомпьютерами» (сейчас под NXP , последняя редакция: 2002 г.) ) неофициально служит «официальным» определяющим документом для SPI.

Временные вариации

Некоторые устройства имеют отличия по времени от режимов CPOL/CPHA компании Motorola. При отправке данных из подчиненного в основной может использоваться противоположный фронт тактовой частоты в качестве основного для подчиненного. Устройствам часто требуется дополнительное время простоя тактовых импульсов перед первым тактовым сигналом или после последнего, а также между командой и ее ответом.

Некоторые устройства имеют два тактовых генератора: один для чтения данных, а другой для их передачи в устройство. Многие тактовые сигналы чтения запускаются из линии выбора чипа.

Размер передачи

Обычно используются разные размеры слова передачи. Многие чипы SPI поддерживают только сообщения, длина которых кратна 8 битам. Такие чипы не могут взаимодействовать с протоколами JTAG или SGPIO или любым другим протоколом, требующим сообщений, размер которых не кратен 8 битам.

Нет выбора чипа

Некоторые устройства не используют выбор микросхемы и вместо этого управляют входом/выходом конечного автомата протокола, используя другие методы.

Разъемы

Любой, кому нужен внешний разъем для SPI, определяет свое собственное или использует другое стандартное соединение, такое как: UEXT , Pmod , различные разъемы JTAG , Secure Digital гнездо для карты и т. д.

Управление потоком

Некоторым устройствам требуется дополнительный сигнал управления потоком от подчиненного к основному, указывающий, когда данные готовы. Это приводит к использованию 5-проводного протокола вместо обычного 4-проводного. Такой сигнал готовности или разрешения часто имеет активный низкий уровень, и его необходимо включать в ключевые моменты, например, после команд или между словами. Без такого сигнала скорость передачи данных, возможно, придется значительно замедлить или в протоколы может потребоваться вставка фиктивных байтов, чтобы учесть наихудший случай для времени дополнительного ответа. Примеры включают инициирование преобразования АЦП, обращение к нужной странице флэш-памяти и обработку команды, достаточной для того, чтобы встроенное ПО устройства могло загрузить первое слово ответа. (Многие сети SPI не поддерживают этот сигнал напрямую, а вместо этого полагаются на фиксированные задержки.)

SafeSPI

СафеСПИ является отраслевым стандартом SPI в автомобильной промышленности. Его основным направлением является передача данных датчиков между различными устройствами.

Модификации повышенной надежности

В средах с электрическими помехами, поскольку SPI имеет мало сигналов, может быть экономично уменьшить влияние синфазного шума , адаптировав SPI для использования низковольтной дифференциальной сигнализации . Еще одним преимуществом является то, что управляемые устройства могут быть спроектированы для проверки целостности сигнала.

Интеллектуальные SPI-контроллеры

Последовательный периферийный интерфейс с очередью ( QSPI ; отличается от Quad SPI , но имеет ту же аббревиатуру, описанный в § Quad SPI ) — это тип контроллера SPI, который использует очередь данных для передачи данных по шине SPI. Он имеет циклический режим, позволяющий осуществлять непрерывную передачу данных в очередь и из нее с периодическим вниманием со стороны ЦП. Следовательно, периферийные устройства отображаются в ЦП как параллельные устройства, отображаемые в памяти . Эта функция полезна в таких приложениях, как управление аналого-цифровым преобразователем . Другими программируемыми функциями Queued SPI являются выбор микросхемы и длина/задержка передачи.

Контроллеры SPI от разных производителей поддерживают разные наборы функций; такие очереди прямого доступа к памяти (DMA) не являются редкостью, хотя они могут быть связаны с отдельными механизмами DMA, а не с самим контроллером SPI, например, используемым многоканальным последовательным портом с буферизацией ( MCBSP ). Большинство основных контроллеров SPI поддерживают выбор до четырех микросхем. хотя некоторые требуют, чтобы выбор микросхем осуществлялся отдельно через линии GPIO.

Обратите внимание, что Queued SPI отличается от Quad SPI , и некоторые процессоры даже сбивают с толку, что один интерфейс «QSPI» может работать либо в четырехрежимном режиме, либо в режиме очереди!

Микропровод

Микропровод, Часто пишется как μWire , по существу является предшественником SPI и торговой маркой National Semiconductor . Это строгий подмножество SPI: полудуплексный и использующий режим SPI 0. Микропроводным микросхемам, как правило, требуются более низкие тактовые частоты, чем более новым версиям SPI; возможно, 2 МГц против 20 МГц. Некоторые микросхемы Microwire также поддерживают трехпроводной режим.

Микропровод/Плюс

Микропровод/Плюс является усовершенствованием Microwire и обеспечивает полнодуплексную связь и поддержку режимов SPI 0 и 1. Никакого определенного улучшения тактовой частоты последовательного порта не произошло.

Трехпроводной

Трехпроводные варианты SPI, ограниченные полудуплексным режимом, используют одну двунаправленную линию передачи данных, называемую SISO (дополнительный выход/дополнительный вход) или MOMI (основной выход/основной вход), вместо двух однонаправленных линий SPI (MOSI и MISO). Трехпроводное соединение обычно используется для деталей с более низкой производительностью, таких как небольшие EEPROM, используемые только во время запуска системы, некоторые датчики и микропровода . Немногие SPI-контроллеры поддерживают этот режим, хотя его можно легко изменить программно.

Двойной SPI

В тех случаях, когда полнодуплексный характер SPI не используется, расширение использует оба контакта данных в полудуплексной конфигурации для отправки двух битов за такт. Обычно командный байт отправляется с запросом ответа в двойном режиме, после чего линия MOSI становится SIO0 (последовательный ввод-вывод 0) и передает четные биты, а линия MISO становится SIO1 и передает нечетные биты. Данные по-прежнему передаются сначала старшим битом, но SIO1 переносит биты 7, 5, 3 и 1 каждого байта, а SIO0 переносит биты 6, 4, 2 и 0.

Это особенно популярно среди ПЗУ SPI, которым необходимо отправлять большой объем данных, и существует в двух вариантах:

• Двойное чтение командует отправкой и адресом от основного в одиночном режиме и возвращает данные в двойном режиме.
• Команды двойного ввода-вывода отправляют команду в одиночном режиме, затем отправляют адрес и возвращают данные в двойном режиме.

Quad SPI

Quad SPI ( QSPI , но имеет ту же аббревиатуру, что и ; отличается от Queued-SPI описанный в § «Интеллектуальные контроллеры SPI» ) выходит за рамки двойного SPI, добавляя еще две линии ввода-вывода (SIO2 и SIO3) и отправляя 4 бита данных за такт. Опять же, его запрашивают специальные команды, которые включают четырехрежимный режим после отправки самой команды в одиночном режиме.

ИКП типа 1

Команды отправляются в одну строку, а адреса и данные отправляются в четыре строки.

ИУК Тип 2

Команды и адреса отправляются в одной строке, а данные отправляются/получаются в четырех строках.

QPI/SQI

В дополнение к четырехканальному SPI некоторые устройства поддерживают режим «четверо все», в котором вся связь происходит по 4 линиям передачи данных, включая команды. Это по-разному называется «QPI». (не путать с Intel QuickPath Interconnect ) или «последовательный четырехканальный ввод-вывод» (SQI)

Это требует программирования бита конфигурации в устройстве и требует осторожности после сброса для установления связи.

Двойная

Помимо использования нескольких линий для ввода-вывода, некоторые устройства увеличивают скорость передачи данных за счет использования двойной скорости передачи данных.

JTAG

Основная статья: JTAG

(IEEE 1149.1-2013) есть некоторые сходства Хотя между SPI и протоколом JTAG , они не являются взаимозаменяемыми. JTAG специально предназначен для обеспечения надежного тестового доступа к контактам ввода-вывода от внешнего контроллера с менее точными параметрами задержки и искажения сигнала, в то время как SPI имеет множество различных приложений. Хотя протокол JTAG не является строго чувствительным к уровню интерфейсом, он поддерживает восстановление нарушений установки и удержания между устройствами JTAG путем снижения тактовой частоты или изменения рабочих циклов тактовых импульсов. Следовательно, интерфейс JTAG не предназначен для поддержки чрезвычайно высоких скоростей передачи данных.

СГПИО

Основная статья: СГПИО

SGPIO — это, по сути, еще один (несовместимый) стек приложений для SPI, предназначенный для определенных действий по управлению объединительной платой. SGPIO использует 3-битные сообщения.

интерфейс Intel

Intel разработала преемника своей шины с малым количеством выводов (LPC), которую она называет шиной Enhanced Serial Peripheral Interface (eSPI) . Intel стремится уменьшить количество контактов, необходимых на материнских платах, и увеличить пропускную способность по сравнению с LPC, снизить рабочее напряжение до 1,8 В, чтобы облегчить процессы производства микросхем, позволить периферийным устройствам eSPI совместно использовать флэш-устройства SPI с хостом (шина LPC не позволяла концентраторы встроенного ПО, которые будут использоваться периферийными устройствами LPC), туннелируют предыдущие внеполосные контакты через eSPI и позволяют разработчикам систем найти компромисс между стоимостью и производительностью.

Шина eSPI может использоваться совместно с устройствами SPI для экономии контактов или быть отдельной от шины SPI для обеспечения большей производительности, особенно когда устройствам eSPI необходимо использовать флэш-устройства SPI.

Этот стандарт определяет сигнал Alert#, который используется подсистемой eSPI для запроса услуги от основного. В дизайне, ориентированном на производительность, или в дизайне только с одним подключаемым модулем eSPI, каждый подключаемый модуль eSPI будет иметь свой вывод Alert#, подключенный к выводу Alert# на главном eSPI, который выделен для каждого подключаемого модуля, что позволяет основному eSPI обеспечивать низкую задержку. служба, поскольку главный eSPI будет знать, какой дополнительный eSPI нуждается в обслуживании, и ему не нужно будет опрашивать все подчиненные устройства, чтобы определить, какое устройство нуждается в обслуживании. В бюджетной конструкции с более чем одним сабвуфером eSPI все контакты Alert# сабвуферов подключены к одному контакту Alert# на основном eSPI по проводному соединению «ИЛИ», что требует, чтобы основной опрашивал все сабвуферы, чтобы определить, какой из них им требуется обслуживание, когда сигнал Alert# понижается одним или несколькими периферийными устройствами, нуждающимися в обслуживании. Только после того, как все устройства будут обслужены, сигнал Alert# будет поднят на высокий уровень, поскольку ни один из подключаемых модулей eSPI не нуждается в обслуживании и, следовательно, понизит уровень сигнала Alert#.

Этот стандарт позволяет разработчикам использовать 1-битную, 2-битную или 4-битную связь на скоростях от 20 до 66 МГц, что позволяет разработчикам найти компромисс между производительностью и стоимостью.

Все коммуникации, которые были вне диапазона LPC, такие как ввод/вывод общего назначения (GPIO) и шина управления системой (SMBus), туннелируются через eSPI с помощью циклов виртуальных проводов и циклов внеполосных сообщений соответственно, чтобы удалить эти сообщения. контакты из конструкции материнской платы с использованием eSPI.

Этот стандарт поддерживает стандартные циклы памяти длиной от 1 байта до 4 килобайт данных, короткие циклы памяти длиной 1, 2 или 4 байта, которые требуют гораздо меньше накладных расходов по сравнению со стандартными циклами памяти, а также циклы ввода-вывода длиной 1. , 2 или 4 байта данных, которые также требуют небольших накладных расходов. Это значительно снижает накладные расходы по сравнению с шиной LPC, где все циклы, за исключением 128-байтового цикла чтения концентратора встроенного ПО, занимают более половины всей пропускной способности и времени шины. Стандартный цикл памяти допускает длину от 1 байта до 4 килобайт, чтобы можно было амортизировать большие накладные расходы в рамках большой транзакции. Подсистемам eSPI разрешено инициировать версии мастера шины для всех циклов памяти. Циклы ввода-вывода мастера шины, которые были представлены спецификацией шины LPC, и DMA в стиле ISA, включая 32-битный вариант, представленный спецификацией шины LPC, отсутствуют в eSPI. Следовательно, циклы памяти мастера шины являются единственным разрешенным DMA в этом стандарте.

Подсистемам eSPI разрешено использовать основную часть eSPI в качестве прокси-сервера для выполнения операций флэш-памяти на стандартной подсистеме флэш-памяти SPI от имени запрашивающей подсистемы eSPI.

Также добавляется 64-битная адресация памяти, но она разрешена только в том случае, если нет эквивалентного 32-битного адреса.

Чипсет Intel Z170 можно настроить для реализации либо этой шины, либо варианта шины LPC, в котором отсутствует возможность DMA в стиле ISA и частота которого снижена до 24 МГц вместо стандартных 33 МГц.

Инструменты разработки

Одноплатные компьютеры

Одноплатные компьютеры могут обеспечивать доступ к выводам аппаратных блоков SPI. Например, заголовок J8 Raspberry Pi предоставляет как минимум два модуля SPI, которые можно использовать через Linux драйверы или Python .

Адаптеры USB-SPI

Существует ряд USB- адаптеров, которые позволяют настольному ПК или смартфону с USB-интерфейсом взаимодействовать с чипами SPI (например, FT 221xs ). Они используются для встроенных систем, микросхем ( FPGA , ASIC и SoC ) и периферийного тестирования, программирования и отладки. Многие из них также предоставляют возможности написания сценариев или программирования (например, Visual Basic , C / C++ , VHDL ).

Ключевыми параметрами SPI являются: максимальная поддерживаемая частота последовательного интерфейса, задержка между командами и максимальная длина команд SPI. Сегодня на рынке можно найти адаптеры SPI, которые поддерживают последовательные интерфейсы с частотой до 100 МГц и практически неограниченной длиной доступа.

Протокол SPI является стандартом де-факто, некоторые хост-адаптеры SPI также имеют возможность поддерживать другие протоколы, выходящие за рамки традиционного 4-проводного SPI (например, поддержку протокола Quad-SPI или другого специального последовательного протокола, производного от SPI). ).

Анализаторы протоколов

Основная статья: Логический анализатор

Логические анализаторы — это инструменты, которые собирают, отмечают временные метки , анализируют, декодируют, сохраняют и просматривают высокоскоростные сигналы, помогая отлаживать и разрабатывать. Большинство логических анализаторов имеют возможность декодировать сигналы шины SPI в данные протокола высокого уровня с удобочитаемыми метками.

Осциллографы

SPI Формы сигналов можно увидеть по аналоговым каналам (и/или по цифровым каналам в осциллографах смешанных сигналов ). Большинство производителей осциллографов предлагают дополнительную поддержку анализа протокола SPI (как 2-, 3- , так и 4-проводного SPI) с запуском.

Альтернативная терминология

Термин «главное» обычно используется для обозначения главного устройства и «подчиненного» для периферийных (под) устройств. Эти термины отражают то, как основное устройство отвечает за управление последовательными часами и инициирование связи: периферийные устройства могут взаимодействовать только тогда, когда основное устройство управляет часами.

Были предложены различные более современные альтернативные названия для каждого из четырех сигналов:

• SCK: последовательные часы. Альтернативы:
  • СКК, СКЛК, КЛК, СКЛ
• MOSI: Выход «Главный» → Вход «Подчиненный». Теперь его можно читать как «Основной» выход и «Подчиненный» вход, или можно использовать следующие альтернативы:
  • SIMO, MTSR, SPID — соответствуют MOSI как на основном, так и на подчиненных устройствах, подключаются друг к другу
  • SDI, DI, DIN, SI, SDA – на суб-устройствах; Различные сокращения «Серийный», «Данные», «Входящие». Подключается к MOSI (или альтернативным именам) на главном
  • SDO, DO, DOUT, SO – на основных устройствах; Различные сокращения для «Последовательный», «Данные», «Выход». подключается к MOSI (или альтернативным именам) на сабвуфере
  • COPI, PICO для «периферийного устройства и контроллера», или COTI для «контроллера» и «цели».
• MISO: «Главный» вход ← «Подчиненный» выход. Теперь его можно читать как «Основной» In «Sub» Out или использовать следующие альтернативы:
  • SOMI, MRST, SPIQ — соответствуют MISO как на основном, так и на подчиненных устройствах, подключаются друг к другу.
  • SDO, DO, DOUT, SO — на суб-устройствах; подключается к MISO (или альтернативным именам) на основном
  • SDI, DI, DIN, SI – на основных устройствах; подключается к MISO (или альтернативным именам) на субстанции
  • ЦИПО, ПОКИ, или ЦИТО
• SS : Выбор «Slave» (те же функции, что и Chip Select ). Альтернативы:
  • SS, SS , SSEL, NSS, /SS, SS# (дополнительный выбор)
  • CS, CS (выбор чипа)
  • CE (включение чипа)

Microchip использует «Хост» и «Клиент», но сохраняет аббревиатуры MOSI и MISO.

См. также

• Список сетевых автобусов

Внешние ссылки

• Intel eSPI (расширенный последовательный периферийный интерфейс)
• Учебное пособие по SPI