CoreConnect

CoreConnect — это архитектура микропроцессорной шины от IBM для систем на кристалле (SoC). Он был разработан для облегчения интеграции и повторного использования процессорных, системных и периферийных ядер в стандартных и пользовательских конструкциях SoC. Как стандартная точка проектирования SoC , она служит основой устройств IBM или сторонних производителей. Элементы этой архитектуры включают локальную шину процессора (PLB), внутрикристальную периферийную шину (OPB), шинный мост и шину регистра управления устройством (DCR). Высокопроизводительные периферийные устройства подключаются к PLB с высокой пропускной способностью и малой задержкой . Более медленные периферийные ядра подключаются к OPB, что снижает трафик на PLB. CoreConnect имеет возможности соединения с конкурирующей шинной архитектурой AMBA , позволяя повторно использовать существующие компоненты SoC.

IBM предоставляет шину CoreConnect в качестве архитектуры без каких-либо комиссий и лицензионных отчислений поставщикам инструментов, основным IP-компаниям и компаниям-разработчикам микросхем. Таким образом, он лицензирован более чем 1500 компаниями-производителями электроники, такими как Cadence , Ericsson , Lucent , Nokia , Siemens и Synopsys .

CoreConnect является неотъемлемой частью встраиваемых решений IBM и широко используется в их проектах на базе PowerPC 4x0 . В прошлом Xilinx использовала CoreConnect в качестве инфраструктуры для всех своих встраиваемых процессоров.

Локальная шина процессора (PLB)

• Локальная шина общего процессора
• Синхронная немультиплексированная шина
• Отдельные шины чтения и записи данных
• Поддерживает одновременное чтение и запись.
• Мультимастерная, с программируемым приоритетом, арбитражная шина
• Адрес от 32 до 64 бит
• 32-/64-/128-битные реализации (до 256-битных)
• 66/133/183 МГц (32/64/128 бит)
• Конвейерный, поддерживает ранние разделенные транзакции.
• Перекрывающийся арбитраж (последний цикл)
• Поддерживает фиксированные пакеты переменной длины.
• Блокировка автобуса
• Высокая пропускная способность, до 2,9 ГБ /с.

Встроенная периферийная шина (OPB)

• Периферийная шина для более медленных устройств
• Синхронная немультиплексированная шина
• Мультимастер, арбитражная шина
• До 64-битной адресной шины
• Отдельные 32-битные шины чтения и записи.
• Конвейерные транзакции
• Перекрывающийся арбитраж (последний цикл)
• Поддерживает всплески
• Динамическое определение размера шины, 8-, 16-, 32-битные устройства
• Передача данных за один цикл
• Запирание автобуса (парковка)

Шина регистра управления устройством (DCR)

Этот автобус:

• обеспечивает полностью синхронное перемещение георадарных данных между ЦП и ведомой логикой
• функционирует как синхронная немультиплексированная шина
• имеет отдельные шины для чтения и записи данных
• состоит из шины с одним главным и несколькими подчиненными
• включает 10-битную адресную шину
• имеет 32-битные шины данных
• использует минимум два цикла чтения/записи
• использует архитектуру распределенного мультиплексора
• поддерживает 8-, 16- и 32-битные устройства
• выполняет передачу данных за один цикл

Внешние ссылки

• Архитектура шины CoreConnect, IBM.com
• Технология CoreConnect, Xilinx.com
• Лицензирование CoreConnect, IBM.com
• CoreConnect: встроенная шинная система, ElectronicDesign.com
• Спецификации архитектуры шины регистров управления устройствами 3.5