ГиперТранспорт
HyperTransport ( HT ), ранее известный как Lightning Data Transport , представляет собой технологию взаимного соединения компьютерных процессоров . Это двунаправленный последовательный / параллельный с высокой пропускной способностью и малой задержкой канал «точка-точка» , который был представлен 2 апреля 2001 года. [1] Консорциум HyperTransport отвечает за продвижение и развитие технологии HyperTransport.
HyperTransport наиболее известен как системной шины архитектура AMD центральных процессоров (ЦП) от Athlon 64 до AMD FX и соответствующих наборов микросхем для материнских плат . HyperTransport также использовался IBM и Apple для компьютеров Power Mac G5 , а также в ряде современных систем MIPS .
Текущая спецификация HTX 3.1 оставалась конкурентоспособной для высокоскоростной (2666 и 3200 МТ /с или около 10,4 ГБ/с и 12,8 ГБ/с) оперативной памяти DDR4 2014 года и более медленной (около 1 ГБ/с [1]), аналогично высокопроизводительным твердотельным накопителям PCIe. ULLtraDIMM ) Технология флэш-памяти [ нужны разъяснения ] — более широкий диапазон скоростей оперативной памяти на общей шине ЦП, чем на любой внешней шине Intel . Технологии Intel требуют, чтобы каждый диапазон скоростей оперативной памяти имел собственный интерфейс, что приводит к более сложной компоновке материнской платы, но с меньшим количеством узких мест. HTX 3.1 со скоростью 26 ГБ/с может служить единой шиной для четырех модулей DDR4, работающих на самых высоких предлагаемых скоростях. Кроме того, для оперативной памяти DDR4 могут потребоваться две или более шин HTX 3.1, что снижает ее ценность как унифицированного транспорта.
Обзор [ править ]
Ссылки и цены [ править ]
HyperTransport выпускается в четырех версиях — 1.x, 2.0, 3.0 и 3.1 — с частотой от 200 МГц до 3,2 ГГц. Это также соединение DDR или « двойная скорость передачи данных », что означает, что оно отправляет данные как по нарастающему, так и по спадающему фронту тактового сигнала . Это обеспечивает максимальную скорость передачи данных 6400 МТ/с при работе на частоте 3,2 ГГц. В современных вычислениях рабочая частота автоматически согласовывается с набором микросхем материнской платы (северный мост).
HyperTransport поддерживает автосогласованную разрядность в диапазоне от 2 до 32 бит на канал; на каждой шине HyperTransport имеется два однонаправленных канала. С появлением версии 3.1 при использовании полных 32-битных каналов и полной рабочей частоты спецификации HyperTransport 3.1 теоретическая скорость передачи данных составила 25,6 ГБ /с (3,2 ГГц × 2 передачи за такт × 32 бита на канал) в каждом направлении. или совокупная пропускная способность 51,2 ГБ/с, что делает ее быстрее, чем большинство существующих стандартов шины для рабочих станций и серверов ПК, а также быстрее, чем большинство стандартов шины для высокопроизводительных вычислений и сетей.
Каналы различной ширины могут быть смешаны в одной конфигурации системы, например, один 16-битный канал к другому ЦП и один 8-битный канал к периферийному устройству, что обеспечивает более широкое соединение между ЦП и соединение с более низкой пропускной способностью к периферийным устройствам. по мере необходимости. Он также поддерживает разделение каналов, при котором один 16-битный канал можно разделить на два 8-битных канала. Эта технология также обычно имеет меньшую задержку, чем другие решения, из-за меньших накладных расходов.
Электрически HyperTransport аналогичен низковольтной дифференциальной передаче сигналов (LVDS), работающей при напряжении 1,2 В. [2] на передатчике после курсора В HyperTransport 2.0 добавлено снижение акцента . В HyperTransport 3.0 добавлено скремблирование и выравнивание фазы приемника, а также дополнительное подавление предыскажения предшественника передатчика.
Пакетно-ориентированный [ править ]
HyperTransport основан на пакетах , где каждый пакет состоит из набора 32-битных слов, независимо от физической ширины канала. Первое слово в пакете всегда содержит поле команды. Многие пакеты содержат 40-битный адрес. Если требуется 64-битная адресация, добавляется дополнительный 32-битный управляющий пакет. Полезная нагрузка данных отправляется после управляющего пакета. Передачи всегда дополняются до кратности 32 битам, независимо от их фактической длины.
Пакеты HyperTransport входят в соединение сегментами, называемыми битовыми периодами. Требуемое количество битовых времен зависит от ширины канала. HyperTransport также поддерживает обмен сообщениями управления системой, сигнализацию прерываний, отправку зондов соседним устройствам или процессорам, транзакции ввода-вывода и общие транзакции данных. Поддерживаются два типа команд записи: опубликованные и неопубликованные. Опубликованные записи не требуют ответа от цели. Обычно это используется для устройств с высокой пропускной способностью, таких как унифицированного доступа к памяти трафик или передача с прямым доступом к памяти . Неопубликованные записи требуют ответа от получателя в виде ответа «цель выполнена». Чтение также требует ответа, содержащего прочитанные данные. HyperTransport поддерживает модель заказа PCI потребитель/производитель.
Управление питанием [ править ]
HyperTransport также упрощает управление питанием , поскольку он соответствует спецификации расширенной конфигурации и интерфейса питания . Это означает, что изменения в состояниях сна процессора (состояния C) могут сигнализировать об изменениях в состояниях устройства (состояния D), например, об отключении дисков, когда ЦП переходит в спящий режим. В HyperTransport 3.0 добавлены дополнительные возможности, позволяющие централизованному контроллеру управления питанием реализовывать политики управления питанием.
Приложения [ править ]
Замена передней шины [ править ]
Основное использование HyperTransport — замена внешней шины , определенной Intel , которая различна для каждого типа процессора Intel. Например, Pentium нельзя подключить к шине PCI Express напрямую, а сначала необходимо использовать адаптер для расширения системы. Собственная внешняя шина должна подключаться через адаптеры для различных стандартных шин, таких как AGP или PCI Express. Обычно они включены в соответствующие функции контроллера, а именно северный мост и южный мост .
Напротив, HyperTransport — это открытая спецификация, опубликованная консорциумом нескольких компаний. Один чип-адаптер HyperTransport будет работать с широким спектром микропроцессоров с поддержкой HyperTransport.
AMD использовала HyperTransport для замены внешней шины в своих Opteron , Athlon 64 , Athlon II , Sempron 64 , Turion 64 , Phenom , Phenom II и FX семействах микропроцессоров .
Межпроцессорное соединение [ править ]
Другое использование HyperTransport — соединение для компьютеров NUMA многопроцессорных . AMD использовала HyperTransport с собственным расширением когерентности кэша как часть своей архитектуры Direct Connect в Opteron и Athlon 64 FX ( архитектура Dual Socket Direct Connect (DSDC) линейке процессоров ). Infinity Fabric, используемая с процессорами серверов EPYC, представляет собой расширенную версию HyperTransport. Межсетевое соединение HORUS от Newisys расширяет эту концепцию на более крупные кластеры. Устройство Aqua от 3Leaf Systems виртуализирует и соединяет между собой процессоры, память и устройства ввода-вывода.
Замена маршрутизатора или коммутатора шины [ править ]
HyperTransport также можно использовать в качестве шины в маршрутизаторах и коммутаторах . Маршрутизаторы и коммутаторы имеют несколько сетевых интерфейсов и должны пересылать данные между этими портами как можно быстрее. Например, четырехпортовый маршрутизатор со скоростью 1000 Мбит /с Ethernet- требует максимальной внутренней пропускной способности 8000 Мбит/с (1000 Мбит/с × 4 порта × 2 направления) — HyperTransport значительно превышает пропускную способность, необходимую для этого приложения. Однако для маршрутизатора с портами 4 + 1 и пропускной способностью 10 Гбит потребуется внутренняя полоса пропускания 100 Гбит/с. Добавьте к этому 8 антенн 802.11ac и стандарт WiGig 60 ГГц (802.11ad), и HyperTransport станет более осуществимым (для необходимой полосы пропускания используется от 20 до 24 полос).
Соединение сопроцессора [ править ]
Проблема задержки и пропускной способности между ЦП и сопроцессорами обычно была основным камнем преткновения на пути их практической реализации. Появились сопроцессоры, такие как FPGA , которые могут получить доступ к шине HyperTransport и интегрироваться в материнскую плату. FPGA текущего поколения от обоих основных производителей ( Altera и Xilinx ) напрямую поддерживают интерфейс HyperTransport и имеют IP-ядра . Такие компании, как XtremeData, Inc. и DRC, берут эти FPGA (Xilinx в случае DRC) и создают модуль, который позволяет FPGA подключаться непосредственно к разъему Opteron.
21 сентября 2006 года AMD запустила инициативу под названием Torrenza , направленную на дальнейшее продвижение использования HyperTransport для сменных карт и сопроцессоров . Эта инициатива открыла их «Socket F» для подключения плат, таких как XtremeData и DRC.
Разъем дополнительной карты (HTX и HTX3) [ править ]
Консорциум HyperTransport выпустил спецификацию разъема, которая позволяет периферийному устройству на базе слота иметь прямое соединение с микропроцессором с помощью интерфейса HyperTransport. Он известен как Hyper Transport HTX e X pansion ( ) . Используя перевернутый экземпляр того же механического разъема, что и 16-канальный слот PCI Express (плюс разъем x1 для контактов питания), HTX позволяет разрабатывать сменные карты, поддерживающие прямой доступ к ЦП и DMA к системной оперативной памяти . Первоначальной картой для этого слота была QLogic InfiniPath InfiniBand HCA. IBM и HP , среди прочих, выпустили системы, совместимые с HTX.
Исходный стандарт HTX ограничен 16 битами и частотой 800 МГц. [3]
В августе 2008 года Консорциум HyperTransport выпустил HTX3, который увеличивает тактовую частоту HTX до 2,6 ГГц (5,2 ГТ/с, 10,7 ГТи, реальная скорость передачи данных 5,2 ГГц, скорость редактирования 3 МТ/с) и сохраняет обратную совместимость. [4]
Тестирование [ править ]
Тестовый разъем «DUT» [5] предназначен для обеспечения возможности соединения стандартизированных систем функционального тестирования.
Реализации [ править ]
- AMD на базе архитектуры AMD64 и Direct Connect Процессоры
- AMD Чипсеты
- Серия AMD-8000
- Серия AMD 480
- Серия AMD 580
- Серия AMD 690
- AMD 700 серия
- Серия AMD 800
- Серия AMD 900
- ATI чипсеты
- ATI Radeon Xpress 200 для процессора AMD
- ATI Radeon Xpress 3200 для процессора AMD
- Контроллеры ввода-вывода Broadcom (тогда ServerWorks ) HyperTransport SystemI/O
- ХТ-2000
- ХТ-2100
- Cisco QuantumFlow Процессоры
- ht_tunnel из проекта OpenCores (лицензия MPL)
- Наборы микросхем IBM CPC925 и CPC945 ( северные мосты PowerPC 970 )
- Loongson -3 MIPS Процессор
- Чипсеты NVIDIA nForce
- nForce Professional MCP (медиа- и коммуникационный процессор)
- nForce 3 серии
- nForce 4 серии
- серия nForce 500
- серия nForce 600
- серия nForce 700
- серия nForce 900
- PMC-Sierra RM9000X2 MIPS Процессор
- Мощность Mac G5 [6]
- Раза потоковые процессоры
- SiByte MIPS Процессоры от Broadcom
- Перенос процессоров TM8000 Efficeon
- VIA серии K8 Чипсеты
Частотные характеристики [ править ]
| ГиперТранспорт версия | Год | Макс. Частота HT | Макс. ширина ссылки | Макс. совокупная пропускная способность (ГБ/с) | ||
|---|---|---|---|---|---|---|
| двунаправленный | 16-битный однонаправленный | 32-битный однонаправленный* | ||||
| 1.0 | 2001 | 800 МГц | 32-битный | 12.8 | 3.2 | 6.4 |
| 1.1 | 2002 | 800 МГц | 32-битный | 12.8 | 3.2 | 6.4 |
| 2.0 | 2004 | 1,4 ГГц | 32-битный | 22.4 | 5.6 | 11.2 |
| 3.0 | 2006 | 2,6 ГГц | 32-битный | 41.6 | 10.4 | 20.8 |
| 3.1 | 2008 | 3,2 ГГц | 32-битный | 51.2 | 12.8 | 25.6 |
* AMD Athlon 64 , Athlon 64 FX, Athlon 64 X2 , Athlon X2, Athlon II , Phenom, Phenom II , Sempron , серии Turion и более поздние версии используют один 16-битный канал HyperTransport. AMD Athlon 64 FX ( 1207 ), Opteron используют до трёх 16-битных каналов HyperTransport. Обычная тактовая частота для этих процессорных каналов составляет от 800 МГц до 1 ГГц (более старые одно- и многопроцессорные системы на каналах 754/939/940) и от 1,6 ГГц до 2,0 ГГц (более новые однопроцессорные системы на каналах AM2+/AM3 — большинство новых процессоров используют 2.0). ГГц). Хотя сам HyperTransport способен использовать ссылки шириной 32 бита, эта ширина в настоящее время не используется ни одним процессором AMD. Однако некоторые наборы микросхем даже не используют 16-битную ширину, используемую процессорами. К ним относятся Nvidia nForce3 150, nForce3 Pro 150 и ULi M1689, которые используют 16-битный нисходящий канал HyperTransport, но ограничивают восходящий канал HyperTransport 8 битами.
Имя [ править ]
Произошла некоторая маркетинговая путаница [ нужна ссылка ] между использованием HT для обозначения Hyper Transport Core на базе и более поздним использованием HT для обозначения функции Intel микропроцессорах Intel Hyper-Threading в некоторых Pentium 4 и более новых процессорах Intel Core на базе Nehalem и Westmere . Hyper-Threading официально известен как Hyper - Threading технология HTT ( ) или HT Technology . Из-за возможной путаницы Консорциум ГиперТранспорта всегда использует письменную форму: «ГиперТранспорт».
Ткань Бесконечность [ править ]
Infinity Fabric ( IF ) — это надстройка HyperTransport, анонсированная AMD в 2016 году в качестве соединения для своих графических процессоров и процессоров. Его также можно использовать в качестве межчипового соединения для связи между процессорами и графическими процессорами (для гетерогенной системной архитектуры ), схема, известная как Infinity Architecture . [7] [8] [9] Компания заявила, что Infinity Fabric будет масштабироваться с 30 ГБ/с до 512 ГБ/с и будет использоваться в процессорах на базе Zen и графических процессорах Vega , которые впоследствии были выпущены в 2017 году.
В процессорах Zen и Zen+ соединения данных «SDF» работают на той же частоте, что и тактовая частота памяти DRAM (MEMCLK), решение было принято для устранения задержки, вызванной разной тактовой частотой. В результате использование более быстрого модуля ОЗУ делает всю шину быстрее. Каналы имеют ширину 32 бита, как и в HT, но за цикл выполняется 8 передач (128-битные пакеты) по сравнению с исходными 2. Электрические изменения внесены для повышения энергоэффективности. [10] В процессорах Zen 2 и Zen 3 шина IF работает на отдельной тактовой частоте, в соотношении 1:1 или 2:1 к тактовой частоте DRAM, из-за ранних проблем Zen с высокоскоростной DRAM, влияющей на скорость IF и, следовательно, на систему. стабильность. Ширина автобуса также увеличилась вдвое. [11] В процессорах Zen 4 и более поздних версиях шина IF может работать асинхронно с DRAM, обеспечивая более высокие тактовые частоты, на которые способна DDR5. [12]
См. также [ править ]
- Эластичная интерфейсная шина
- оптоволоконный канал
- Фронтальный автобус
- Межблочное соединение Intel QuickPath
- Список битрейтов интерфейса
- PCI Экспресс
- РапидИО
- АГЕСА
Ссылки [ править ]
- ^ «API NetWorks ускоряет использование технологии HyperTransport с выпуском первого в отрасли мостового чипа, соединяющего технологию HyperTransport с PCI» . Консорциум ГиперТранспорта (Пресс-релиз). 2 апреля 2001 г. Архивировано из оригинала 10 октября 2006 г.
- ^ «Обзор» (PDF) . Гипертранспортный консорциум . Архивировано из оригинала (PDF) 16 июля 2011 года.
- ^ Эмберсон, Дэвид; Холден, Брайан (12 декабря 2007 г.). «Спецификация HTX» (PDF) . Гипертранспортный консорциум . п. 4. Архивировано из оригинала (PDF) 8 марта 2012 года . Проверено 30 января 2008 г.
- ^ Эмберсон, Дэвид (25 июня 2008 г.). «Спецификация HTX3» (PDF) . Гипертранспортный консорциум . п. 4. Архивировано из оригинала (PDF) 8 марта 2012 года . Проверено 17 августа 2008 г.
- ^ Холден, Брайан; Мешке, Майк; Абу-Лебде, Зиад; Д'Орфани, Ренато. «Разъем DUT и среда тестирования для HyperTransport» (PDF) . Гипертранспортный консорциум . Архивировано из оригинала (PDF) 3 сентября 2006 г. Проверено 12 ноября 2022 г.
- ^ Apple (25 июня 2003 г.). «Доклад WWDC 2003» . Ютуб . Архивировано из оригинала 8 июля 2012 года . Проверено 16 октября 2009 г.
- ^ АМД. «AMD_presentation_EPYC» . Архивировано из оригинала 21 августа 2017 года . Проверено 24 мая 2017 г.
- ^ Мерритт, Рик (13 декабря 2016 г.). «AMD работает на частоте Ryzen 3,4 ГГц+» . ЭЭ Таймс . Архивировано из оригинала 8 августа 2019 года . Проверено 17 января 2017 г.
- ^ Алкорн, Пол (5 марта 2020 г.). «Подробное описание системы Infinity Fabric от процессора к графическому процессору AMD» . Аппаратное обеспечение Тома . Проверено 12 ноября 2022 г.
- ^ «Infinity Fabric (IF) — AMD» . ВикиЧип .
- ^ Катресс, Ян (10 июня 2019 г.). «Анализ микроархитектуры AMD Zen 2: Ryzen 3000 и EPYC Rome» . АнандТех . Проверено 12 ноября 2022 г.
- ^ Киллиан, Зак (1 сентября 2022 г.). «AMD решает вопросы разгона памяти и конфигурации памяти Zen 4 Ryzen 7000» . Горячее оборудование . Проверено 4 апреля 2024 г.
Внешние ссылки [ править ]
- HyperTransport Consortium (домашняя страница), архивировано из оригинала 22 августа 2008 г. , получено 2 ноября 2002 г.
- «Технология» , ГиперТранспорт [ постоянная мертвая ссылка ] .
- «Технические характеристики» , HyperTransport , заархивировано из оригинала 22 августа 2008 года.
- Центр передового опыта в области гипертранспорта (на немецком языке), Uni HD, заархивировано из оригинала 29 октября 2008 г. , получено 4 сентября 2008 г.
