Логический уровень
В цифровых схемах логический уровень — это одно из конечного числа состояний , в которых может находиться цифровой сигнал . Логические уровни обычно представляются разностью напряжений между сигналом и землей , хотя существуют и другие стандарты. Диапазон уровней напряжения, представляющих каждое состояние, зависит от семейства логики используемого . переключатель логического уровня Для обеспечения совместимости между различными схемами можно использовать .
2-уровневая логика
[ редактировать ]В двоичной логике два уровня — это высокий логический уровень и низкий логический уровень , которые обычно соответствуют двоичным числам 1 и 0 соответственно или значениям истинности «истина» и «ложь» соответственно. Сигналы с одним из этих двух уровней могут использоваться в булевой алгебре для проектирования или анализа цифровых схем.
Активное состояние
[ редактировать ]Использование более высокого или более низкого уровня напряжения для представления любого логического состояния является произвольным. Два варианта: активный высокий уровень ( положительная логика ) и активный низкий уровень ( отрицательная логика ). Состояния активного высокого и низкого уровня можно смешивать по желанию: например, интегральная схема памяти только для чтения может иметь сигнал выбора микросхемы с активным низким уровнем, но биты данных и адреса традиционно имеют высокий активный уровень. Иногда логическую схему упрощают, инвертируя выбор активного уровня (см. законы Де Моргана ).
| Логический уровень | Активно-высокий сигнал | Активный-низкий сигнал |
|---|---|---|
| Логический максимум | 1 | 0 |
| Логический низкий уровень | 0 | 1 |
Название сигнала с активным низким уровнем исторически пишется с чертой над ним, чтобы отличить его от сигнала с активным высоким уровнем. Например, имя Q (читай Q bar или Q not ) представляет собой сигнал с активным низким уровнем. Обычно используются следующие соглашения:
- полоса выше ( Q )
- ведущая косая черта (/Q)
- ведущий восклицательный знак (!Q)
- префикс или суффикс «n» в нижнем регистре (nQ или Q_n)
- завершающий # (Q#) или
- суффикс _B или _L (Q_B или Q_L). [1]
Многие сигналы управления в электронике являются сигналами с активным низким уровнем. [2] (обычно линии сброса, линии выбора чипа и т. д.). Семейства логических устройств, такие как TTL, могут поглощать больший ток, чем вырабатывать, поэтому разветвление и помехозащищенность увеличивается . Это также позволяет использовать логику проводного ИЛИ , если логические элементы имеют открытый коллектор / открытый сток с подтягивающим резистором. Примерами этого являются шина I²C и сеть контроллеров (CAN), а также локальная шина PCI .
Некоторые сигналы имеют значение в обоих состояниях, и обозначения могут указывать на это. Например, обычно линия чтения/записи обозначается R/ W , что указывает на то, что сигнал высокий в случае чтения и низкий в случае записи.
Логические уровни напряжения
[ редактировать ]Два логических состояния обычно представляются двумя разными напряжениями, но два разных тока используются в некоторых логических сигналах, таких как интерфейс цифрового токового контура и логика токового режима . Для каждого семейства логических схем указаны верхний и нижний пороги. Когда ниже нижнего порога, сигнал низкий . Когда уровень выше верхнего порога, сигнал высокий . Промежуточные уровни не определены, что приводит к тому, что поведение схемы сильно зависит от реализации.
Обычно допускается некоторый допуск в используемых уровнях напряжения; например, от 0 до 2 вольт могут представлять собой логический 0, а от 3 до 5 вольт — логическую 1. Напряжение от 2 до 3 вольт будет недействительным и возникнет только в случае неисправности или во время перехода логического уровня. Однако немногие логические схемы могут обнаружить такое состояние, и большинство устройств интерпретируют сигнал просто как высокий или низкий неопределенным или специфичным для устройства образом. Некоторые логические устройства имеют входы триггера Шмитта , поведение которых гораздо лучше определяется в пороговой области и обладает повышенной устойчивостью к небольшим изменениям входного напряжения. Задача разработчика схемы состоит в том, чтобы избежать обстоятельств, создающих промежуточные уровни, чтобы схема вела себя предсказуемо.
| Технология | L напряжение | H напряжение | Примечания |
|---|---|---|---|
| КМОП [3] [4] | 0 V to 30% V DD | 70% В DD до В DD | В DD = напряжение питания |
| ТТЛ [3] | 0 V to 0.8 V | 2 V to V CC | В CC = 5 В ±5% (серия коммерческих моделей 7400) или ±10% (семейство военных моделей 5400) |
Почти все цифровые схемы используют одинаковый логический уровень для всех внутренних сигналов. Однако этот уровень варьируется от одной системы к другой. Соединение любых двух логических семейств часто требовало специальных методов, таких как дополнительные подтягивающие резисторы или специально созданные интерфейсные схемы, известные как преобразователи уровня. Устройство сдвига уровня соединяет одну цифровую схему, использующую один логический уровень, с другой цифровой схемой, использующей другой логический уровень. Часто используются два переключателя уровней, по одному в каждой системе: драйвер линии преобразует внутренние логические уровни в линейные уровни стандартного интерфейса; линейный приемник преобразует уровни интерфейса во внутренние уровни напряжения.
Например, уровни TTL отличаются от уровней CMOS . Как правило, выходной сигнал ТТЛ не поднимается достаточно высоко, чтобы его можно было надежно распознать как логическую 1 входом КМОП, особенно если он подключен только к входу КМОП с высоким входным сопротивлением, который не генерирует значительный ток. Эта проблема была решена с изобретением семейства устройств 74HCT, в которых используется технология КМОП, но входные логические уровни ТТЛ. Эти устройства работают только с источником питания 5 В.
| Напряжение питания | Технология | Логические семейства (примеры) | Ссылка |
|---|---|---|---|
| 5В, 10В, 15В | Металлический КМОП | 4000 , 74С | [4] |
| 5В | ТТЛ | 7400 , 74С, 74ЛС, 74АЛС, 74Ф, 74Х | [5] |
| 5В | БиКМОП | 74АБТ, 74ВСТ | |
| 5В | КМОП (TTL ввод-вывод) | 74HCT , 74AHCT, 74ACT | [6] |
| 3,3 В, 5 В | КМОП | 74HC , 74AHC, 74AC | [5] [6] |
| 5В | LVCMOS | 74ЛВК , 74АХП | [7] |
| 3,3 В | LVCMOS | 74ЛВК, 74АУП, 74АКС, 74АСП | [7] |
| 2,5 В | LVCMOS | 74ЛВК, 74АУП, 74АУК, 74АКС, 74АСП | [7] |
| 1,8 В | LVCMOS | 74ЛВК, 74АУП, 74АУК, 74АКС, 74АСП | [7] |
| 1,5 В | LVCMOS | 74АУП, 74АУК, 74АКС, 74АСП | [7] |
| 1,2 В | LVCMOS | 74АУП, 74АУК, 74АКС, 74АСП | [7] |
Более двух уровней
[ редактировать ]3-значная логика
[ редактировать ]Хотя и редко, троичные компьютеры оценивают по основанию 3 трехзначную или троичную логику , используя 3 уровня напряжения.
логика с 3 состояниями
[ редактировать ]В логике с тремя состояниями устройство вывода может находиться в одном из трех возможных состояний: 0, 1 или Z, причем последнее означает высокий импеданс . Это не уровень напряжения или логический уровень, а означает, что выход не контролирует состояние подключенной цепи.
4-значная логика
[ редактировать ]Четырехзначная логика добавляет четвертое состояние X ( все равно ), что означает, что значение сигнала неважно и неопределенно. Это означает, что вход не определен или выходной сигнал может быть выбран для удобства реализации (см. карту Карно § Не важно ).
9-уровневая логика
[ редактировать ]IEEE 1164 определяет 9 логических состояний для использования в автоматизации проектирования электроники . Стандарт включает сильные и слабо управляемые сигналы, высокий импеданс, а также неизвестные и неинициализированные состояния.
Многоуровневые ячейки
[ редактировать ]В твердотельных запоминающих устройствах многоуровневая ячейка хранит данные, используя несколько напряжений. Хранение n бит в одной ячейке требует, чтобы устройство надежно различало 2 бита. н разные уровни напряжения.
Линейное кодирование
[ редактировать ]Цифровые линейные коды могут использовать более двух состояний для более эффективного кодирования и передачи данных. Примеры включают альтернативную инверсию меток и 4B3T из телекоммуникаций, а также варианты амплитудно-импульсной модуляции, используемые Ethernet по витой паре . Например, 100BASE-TX использует кодирование MLT-3 с тремя уровнями дифференциального напряжения (-1 В, 0 В, +1 В), а 1000BASE-T кодирует данные с использованием пяти уровней дифференциального напряжения (-1 В, -0,5 В, 0 В, +0,5 В, +1В). [8] После получения строковое кодирование преобразуется обратно в двоичное.
См. также
[ редактировать ]Ссылки
[ редактировать ]- ^ «Рекомендации по стилю кодирования» (PDF) . Ксилинкс . Проверено 17 августа 2017 г.
- ^ Балч, Марк (2003). Полное цифровое проектирование: полное руководство по цифровой электронике и архитектуре компьютерных систем . МакГроу-Хилл Профессионал. п. 430. ИСБН 978-0-07-140927-8 .
- ^ Jump up to: а б «Уровни напряжения логических сигналов» . Все о схемах . Проверено 29 марта 2015 г.
- ^ Jump up to: а б «Технические характеристики семейства HEF4000B» (PDF) . Филипс Полупроводники. Январь 1995 г. Архивировано из оригинала (PDF) 4 марта 2016 г.
Параметрические пределы гарантированы для VDD 5 В, 10 В и 15 В.
- ^ Jump up to: а б «Примечание к приложению 319. Сравнение MM74HC с логикой 74LS, 74S и 74ALS» (PDF) . Фэйрчайлд Полупроводник. Июнь 1983 г. Архивировано (PDF) из оригинала 24 октября 2021 г.
- ^ Jump up to: а б «Руководство дизайнера AHC/AHCT» (PDF) . Техасские инструменты. Сентябрь 1998 г. Архивировано (PDF) из оригинала 13 апреля 2018 г.
Техническое сравнение логических семейств AHC / HC / AC (CMOS I/O) и AHCT / HCT / ACT (TTL I/O).
- ^ Jump up to: а б с д и ж «Маленькое руководство по логике» (PDF) . Техасские инструменты. 2018. Архивировано (PDF) из оригинала 3 апреля 2021 года.
График логического напряжения (страница 4).
- ^ Томпсон, Джефф (13 ноября 1997 г.). Как работает 1000BASE-T (PDF) . Пленарное заседание IEEE802.3. Монреаль . Проверено 21 ноября 2023 г.