LVCMOS
Комплементарные металлооксидные полупроводники низкого напряжения ( LVCMOS ) — это класс низковольтных изготовленных по технологии КМОП цифровых интегральных схем, .
Обзор
[ редактировать ]Чтобы получить лучшую производительность и снизить затраты, производители полупроводников уменьшают геометрию интегральных схем. При каждом уменьшении соответствующее рабочее напряжение также должно уменьшаться, чтобы сохранить те же основные рабочие характеристики транзисторов. ) определил напряжение источника питания LVCMOS и стандарты интерфейса для снижения напряжения По мере развития полупроводниковых технологий Объединенный совет по разработке электронных устройств ( JEDEC для уровней цифровой логики ниже В. 5
| Логика Вольты |
Толерантность Вольты |
Толерантность Процент |
Ссылки и примечания |
|---|---|---|---|
| 5.0 V | +/-0.5 V | +/-10.0% | Логика TTL , а не LVCMOS |
| 3.3 V | +/-0.3 V | +/-9.09% | JESD8C.01 [1] |
| 2.5 V | +/-0.2 V | +/-8.00% | ДЖЕСД8-5А.01 [2] JESD80 [3] |
| 1.8 V | +/-0.15 V | +/-8.33% | ДЖЕСД8-7А [4] JESD76 [5] |
| 1.5 V | +/-0.1 V | +/-8.33% | JESD8-11A.01 [6] ДЖЕСД76-3 [7] |
| 1.2 V | +/-0.1 V | +/-8.33% | JESD8-12A.01 [8] ДЖЕСД76-2 [9] |
| 1.0 V | +/-0.1 V | +/-8.33% | ДЖЕСД8-14А.01 [10] |
| 0.9 V | +/-0.045 V | +/-5.00% | |
| 0.8 V | +/-0.04 V | +/-5.00% | |
| 0.7 V | +/-0.05 V | +/-7.14% |
Ссылки
[ редактировать ]- ^ «Стандарт JEDEC JESD8C.01 — Стандарт интерфейса для напряжения питания 3,3 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF) . ДЖЕДЕК . Сентябрь 2007 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD8-5A.01 — Стандарт интерфейса для напряжения питания 2,5 В (нормальный диапазон) для цифровых интегральных схем без нагрузки» (PDF) . ДЖЕДЕК . Сентябрь 2007 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD80 — Стандарт описания логических устройств КМОП 2,5 В» (PDF) . ДЖЕДЕК . Ноябрь 1999 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD8-7A — Стандарт интерфейса для напряжения питания 1,8 В (нормальный диапазон) для нетерминированных цифровых интегральных схем» (PDF) . ДЖЕДЕК . Сентябрь 2007 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD76 — Стандарт описания логических КМОП-устройств 1,8 В» (PDF) . ДЖЕДЕК . Апрель 2000 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD8-11A.01 — Стандарт интерфейса для напряжения питания 1,5 В (нормальный диапазон) для цифровых интегральных схем без нагрузки» (PDF) . ДЖЕДЕК . Сентябрь 2007 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD76-3 — Стандарт описания логических КМОП-устройств 1,5 В» (PDF) . ДЖЕДЕК . Август 2001 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD8-12A.01 — Стандарт интерфейса для напряжения питания 1,2 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF) . ДЖЕДЕК . Сентябрь 2007 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD76-2 — Стандарт описания логических КМОП-устройств 1,2 В» (PDF) . ДЖЕДЕК . Июнь 2001 года . Проверено 5 марта 2019 г.
- ^ «Стандарт JEDEC JESD8-14A.01 — Стандарт интерфейса для напряжения питания 1,0 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF) . ДЖЕДЕК . Сентябрь 2007 года . Проверено 5 марта 2019 г.