Тестирование сжатия

Тестовое сжатие — это метод, используемый для сокращения времени и стоимости тестирования интегральных схем . Первые микросхемы тестировались с использованием тестовых векторов, созданных вручную. Обеспечить хорошее покрытие потенциальных неисправностей оказалось очень сложно, поэтому были разработаны проектирование тестируемости (DFT) на основе сканирования и автоматической генерации тестовых шаблонов (ATPG) для явного тестирования каждого вентиля и пути в проекте. Эти методы оказались очень успешными в создании высококачественных векторов для производственных испытаний с отличным тестовым покрытием. Однако по мере того, как микросхемы становились больше и сложнее, соотношение проверяемой логики на один вывод резко увеличивалось, а объем тестовых данных сканирования начал вызывать значительное увеличение времени тестирования и требовать памяти тестера. Это увеличило стоимость тестирования.

Тестовое сжатие было разработано, чтобы помочь решить эту проблему. Когда инструмент ATPG генерирует тест на ошибку или набор ошибок, только небольшой процент ячеек сканирования должен принимать определенные значения. Остальная часть цепочки сканирования не имеет значения и обычно заполняется случайными значениями. Загрузка и выгрузка этих векторов — не очень эффективное использование времени тестировщика. Тестовое сжатие использует преимущество небольшого количества значимых значений для сокращения тестовых данных и времени тестирования. В общем, идея состоит в том, чтобы изменить конструкцию, чтобы увеличить количество внутренних цепочек сканирования, каждая из которых имеет более короткую длину. Эти цепочки затем управляются встроенным декомпрессором, обычно предназначенным для обеспечения непрерывной потоковой декомпрессии, при которой внутренние цепочки сканирования загружаются по мере доставки данных в декомпрессор. Можно использовать множество различных методов декомпрессии. ^[1] Одним из распространенных вариантов является линейный конечный автомат, в котором сжатые стимулы вычисляются путем решения линейных уравнений, соответствующих внутренним ячейкам сканирования с указанными положениями в частично заданных тестовых шаблонах. Результаты экспериментов показывают, что для промышленных схем с тестовыми векторами и откликами с очень низкой скоростью заполнения, от 3% до 0,2%, тестовое сжатие, основанное на этом методе, часто приводит к степени сжатия от 30 до 500 раз. ^[2]

При большом количестве тестовых цепочек не все выходные данные могут быть отправлены на выходные контакты. Поэтому также требуется уплотнитель тестового отклика, который необходимо вставить между выходами внутренней цепи сканирования и выходами каналов сканирования тестера. Компактор должен быть синхронизирован с декомпрессором данных и должен быть способен обрабатывать неизвестные (X) состояния. (Даже если входные данные полностью определены декомпрессором, они могут быть результатом, например, ложных или многоцикловых путей.) Еще одним критерием разработки компрессора результатов теста является то, что он должен предоставлять хорошие диагностические возможности, а не просто выдавать «да/нет». отвечать.

См. также

Ссылки

^ Туба, Н.А. (2006). «Обзор методов сжатия тестовых векторов». IEEE Проектирование и тестирование компьютеров . 23 (4): 294–303. дои : 10.1109/MDT.2006.105 . S2CID 17400003 .
^ Райски Дж., Тизер Дж., Кассаб М. и Мукерджи Н. (2004). «Встроенный детерминированный тест». Транзакции IEEE по автоматизированному проектированию интегральных схем и систем . 23 (5): 776–792. дои : 10.1109/TCAD.2004.826558 . S2CID 3619228 . {{cite journal}}: CS1 maint: несколько имен: список авторов ( ссылка )

Внешние ссылки

Аннотация и видео лекции IEEE по тестовому сжатию, спонсируемой Советом IEEE по автоматизации электронного проектирования . Эта статья была составлена на основе идей, изложенных в этой лекции.

[1] Туба, Н.А. (2006). «Обзор методов сжатия тестовых векторов». IEEE Проектирование и тестирование компьютеров . 23 (4): 294–303. дои : 10.1109/MDT.2006.105 . S2CID 17400003 .

[2] Райски Дж., Тизер Дж., Кассаб М. и Мукерджи Н. (2004). «Встроенный детерминированный тест». Транзакции IEEE по автоматизированному проектированию интегральных схем и систем . 23 (5): 776–792. дои : 10.1109/TCAD.2004.826558 . S2CID 3619228 . {{cite journal}}: CS1 maint: несколько имен: список авторов ( ссылка )

[1]

[2]