Четырехскоростная память SRAM

SRAM с четырехкратной скоростью передачи данных (QDR) — это тип статической оперативной памяти компьютера , которая может передавать до четырех слов данных за каждый такт . Как и SDRAM с двойной скоростью передачи данных (DDR) , QDR SRAM передает данные как по нарастающему, так и по спадающему фронту тактового сигнала. Основная цель этой возможности — обеспечить выполнение операций чтения и записи на высоких тактовых частотах без потери полосы пропускания из-за циклов переключения шины, возникающих в DDR SRAM. QDR SRAM использует два тактовых сигнала: один для чтения данных и один для записи данных, и имеет отдельные шины данных чтения и записи (также известные как отдельный ввод-вывод), тогда как DDR SRAM использует один тактовый сигнал и имеет одну общую шину данных, используемую для обоих чтение и запись (также известный как общий ввод-вывод). Это помогает устранить проблемы, вызванные задержкой распространения тактовых импульсов, и позволяет создать иллюзию одновременного чтения и записи (как видно на шине, хотя внутри память по-прежнему имеет обычный одиночный порт - операции конвейерные, но последовательные).

Когда учитываются все сигналы ввода-вывода данных, QDR SRAM не в 2 раза быстрее, чем DDR SRAM, но эффективна на 100% при чередовании операций чтения и записи. Напротив, DDR SRAM наиболее эффективен, когда постоянно повторяется только один тип запроса, например, только циклы чтения. Когда циклы записи чередуются с циклами чтения, один или несколько циклов теряются при переключении шины во избежание конфликта данных, что снижает эффективность шины. Большинство производителей SRAM построили QDR и DDR SRAM с использованием одного и того же физического кремния, отличающегося выбором после производства (например, перегоранием предохранителя на кристалле). ^{[ нужна ссылка ]}

QDR SRAM была разработана для высокоскоростных коммуникаций и сетевых приложений, где пропускная способность данных важнее стоимости, энергоэффективности или плотности. Технология была создана компаниями Micron и Cypress , позже за ней последовали IDT , затем NEC , Samsung и Renesas . Память Quad Data Speed II+ в настоящее время разрабатывается компанией Cypress Semiconductor для радиационно-стойких сред.

ввод/вывод

Входы часов

4 линии часов:

Входные часы:
- К
- не-K или /K
Выходные часы:
- С
- не-C или /C

Входы управления

Две линии управления:

включить запрет записи: /WPS
Включение нечтения: /RPS

Автобусы

Одна адресная шина и две шины данных:

Адресная шина
Данные в шине
Шина вывода данных

Схема тактирования

Адреса
- Чтение адреса, зафиксированного на нарастающем фронте C
- Адрес записи фиксируется по нарастающему фронту K (в режиме пакета из 4, пакет 2 использует нарастающий фронт не-K)
Данные
- Писать
  - Если /WPS низкий
    - Слово данных на входе данных фиксируется по нарастающему фронту сигнала K.
    - Следующее слово данных на входе данных фиксируется по нарастающему фронту сигнала /K.
- Читать
  - Чтение — это двухтактный процесс.
  - Если /RPS низкий
    - Первый нарастающий фронт сигнала C фиксирует адрес чтения A.
    - Второй нарастающий фронт C помещает слово данных из адреса A на вывода данных . шину
    - Следующий нарастающий фронт /C помещает следующее слово данных с адреса A+1 на вывода данных . шину

Внешние ссылки

AN4065 QDR-II, QDR-II+, DDR-II, DDR-II+ РУКОВОДСТВО ПО РАЗРАБОТКЕ