Компоновка и схема

Layout Versus Schematic ( LVS ) — это класс программного обеспечения для автоматизации электронного проектирования ли конкретная компоновка интегральной схемы (EDA), которое определяет, соответствует исходной схеме или принципиальной схеме проекта.

Фон

Успешная проверка правил проектирования (DRC) гарантирует, что макет соответствует правилам, разработанным/требуемым для безошибочного изготовления. Однако это не гарантирует, что оно действительно представляет собой схему, которую вы хотите изготовить. Здесь используется проверка LVS.

Необходимость в таких программах была осознана относительно рано в истории микросхем, а программы для выполнения такого сравнения были написаны еще в 1975 году. ^[1] Эти ранние программы работали в основном на уровне изоморфизма графов , проверяя, действительно ли схема и компоновка идентичны. С появлением цифровой логики это стало слишком ограничительным, поскольку одна и та же функция может быть реализована множеством разных (и неизоморфных) способов. Поэтому LVS был дополнен формальной проверкой эквивалентности , которая проверяет, выполняют ли две схемы одну и ту же функцию, не требуя изоморфизма. ^[2]

Проверять

Программное обеспечение для проверки LVS распознает нарисованные формы схемы, представляющие электрические компоненты схемы, а также соединения между ними. Программное обеспечение «LVS» сравнивает этот список соединений аналогичной схемы или принципиальной схемы со списком соединений .

Проверка LVS включает в себя следующие три этапа:

Извлечение: программа использует файл базы данных, содержащий все слои, нарисованные для представления схемы во время компоновки. Затем он запускает базу данных через множество логических операций на основе областей , чтобы определить полупроводниковые компоненты, представленные на чертеже, по их слоям конструкции. на основе областей Логические операции используют области полигонов в качестве входных данных и генерируют выходные области полигонов на основе этих операций. Эти операции используются для определения слоев распознавания устройств, клемм этих устройств, проводников проводки и переходных структур, а также расположения контактов (также известных как иерархические точки соединения). На слоях, образующих устройства, могут выполняться различные измерения, и эти измерения могут быть прикреплены к этим устройствам. Слои, представляющие «хорошую» проводку (проводники), обычно изготавливаются из металлов и называются металлами. Вертикальные соединения между этими слоями часто называют переходными отверстиями.
Сокращение: во время сокращения программное обеспечение объединяет извлеченные компоненты в последовательные и параллельные комбинации, если это возможно, и генерирует представление списка соединений базы данных топологии. Аналогичное сокращение выполняется для «исходного» списка соединений схемы.
Сравнение: Извлеченный список соединений затем сравнивается со списком соединений, взятым из принципиальной схемы. Если два списка соединений совпадают, то схема проходит проверку LVS. На этом этапе говорят, что он «LVS чистый». (Математически списки соединений компоновки и схемы сравниваются путем проверки изоморфизма графа, чтобы убедиться, что они эквивалентны.)

В большинстве случаев макет не пройдет проверку LVS с первого раза, и инженеру-верстальщику потребуется изучить отчеты программного обеспечения LVS и внести изменения в макет. Типичные ошибки, возникающие во время LVS, включают:

Короткое замыкание: два или более провода, которые не следует соединять, были и должны быть разделены.
Разомкнуто: провода или компоненты, которые должны быть подключены, остаются свисающими или подключены лишь частично. Чтобы это исправить, их необходимо правильно подключить.
Несоответствие компонентов: использовались компоненты неправильного типа (например, МОП-устройство с низким напряжением вместо стандартного МОП-устройства с низким энергопотреблением).
Отсутствующие компоненты: ожидаемый компонент исключен из макета.
Несоответствие параметров: компоненты в списке соединений могут содержать свойства. Инструмент LVS можно настроить для сравнения этих свойств с желаемым допуском. Если этот допуск не соблюдается, считается, что запуск LVS имеет ошибку свойства. Проверяемый параметр может не совпадать точно, но все же может пройти проверку, если это допускает допуск инструмента lvs. (пример: если резистор на схеме имел сопротивление = 1000 (Ом), а в извлеченном списке цепей был согласованный резистор с сопротивлением = 997 (Ом) и допуск был установлен на 2%, то этот параметр устройства будет принят как 997 в пределах 2% от 1000 (997 — это 99,7% от 1000, что находится в пределах от 98% до 102% допустимой погрешности допуска +-2%))

Программное обеспечение

Коммерческое программное обеспечение

Ассура , Дракула , PVS и Пегас от Cadence Design Systems
Калибр от Mentor Graphics
Guardian LVS от Silvaco
Кварц LVS от Magma Design Automation
IC-валидатор от Synopsys
PowerLVS — теперь SmartLVS от Silvaco
SmartLVS от Silvaco
БЫТЬ и ГДЕ от Zeni EDA

Бесплатное программное обеспечение

KLayout https://klayout.de/
Нетген http://opencircuitdesign.com/netgen/

Ссылки

^ Бэрд, HS; Чо, Ю.Е. (1975). Система проверки художественного дизайна . Материалы 12-й конференции по автоматизации проектирования. IEEE Пресс. стр. 414–420.
^ Фабио Соменци и Андреас Кюльманн, Проверка эквивалентности , глава 4 (том 2) Справочника по автоматизации проектирования электронных систем для интегральных схем , авторы Лаваньо, Мартин и Схеффер, ISBN 0-8493-3096-3

[1] Бэрд, HS; Чо, Ю.Е. (1975). Система проверки художественного дизайна . Материалы 12-й конференции по автоматизации проектирования. IEEE Пресс. стр. 414–420.

[2] Фабио Соменци и Андреас Кюльманн, Проверка эквивалентности , глава 4 (том 2) Справочника по автоматизации проектирования электронных систем для интегральных схем , авторы Лаваньо, Мартин и Схеффер, ISBN 0-8493-3096-3

[1]

[2]