УльтраСПАРК III

УльтраСПАРК III
	Солнце УльтраСПАРК III
Общая информация
Разработано	Сан Микросистемс
Производительность
Макс. процессора Тактовая частота	от 600 МГц до 900 МГц
Архитектура и классификация
Набор инструкций	СПАРК V9
Физические характеристики
Ядра	1 ;
История
Предшественник	УльтраСПАРК II
Преемник	УльтраСПАРК IV

UltraSPARC III под кодовым названием Cheetah — это микропроцессор, реализующий SPARC V9 архитектуру набора команд (ISA), разработанную Sun Microsystems и изготовленную Texas Instruments . Он был представлен в 2001 году и работает на частотах от 600 до 900 МГц. На смену ему пришел UltraSPARC IV в 2004 году. Главным архитектором был Гэри Лаутербах.

История

Когда UltraSPARC III был представлен на Форуме микропроцессоров 1997 года, вероятной датой его появления был 1999 год, и он мог бы конкурировать с Alpha 21264 от Digital Equipment Corporation и Itanium (Merced) от Intel. Этого не произошло, поскольку выпуск был отложен до 2001 года. Несмотря на опоздание, он был удостоен награды «Выбор аналитиков» за лучший процессор для серверов/рабочих станций 2001 года по версии журнала Microprocessor Report за свои многопроцессорной обработки функции .

Описание

UltraSPARC III — это микропроцессор нормального порядка суперскалярный . UltraSPARC III был разработан для обеспечения с общей памятью производительности многопроцессорной обработки и имеет несколько функций, которые помогают достичь этой цели: встроенный контроллер памяти и выделенную многопроцессорную шину.

Он извлекает до четырех инструкций за цикл из кэша инструкций. Декодированные инструкции отправляются в диспетчерский пункт одновременно до шести. Диспетчерский блок выдает инструкции соответствующим исполнительным блокам в зависимости от доступности операнда и ресурсов. Ресурсы исполнения состояли из двух арифметико-логических блоков (АЛУ), блока загрузки и хранения и двух блоков с плавающей запятой. Один из АЛУ может выполнять только простые целочисленные инструкции и нагрузки. Два модуля с плавающей запятой также не равны. Один может выполнять только простые инструкции, такие как сложение, а другой — умножение, деление и извлечение квадратного корня.

Кэш

UltraSPARC III имеет разделенные кэши основных инструкций и данных. Кэш инструкций имеет емкость 32 КБ. Кэш данных имеет емкость 64 КБ и является четырехсторонним наборно-ассоциативным с 32-байтовой строкой кэша. Внешний кэш L2 имеет максимальную емкость 8 МБ. Доступ к нему осуществляется через выделенную 256-битную шину, работающую на частоте до 200 МГц с пиковой пропускной способностью 6,4 ГБ/с. В кэш встроена синхронная статическая оперативная память с тактовой частотой до 200 МГц. Теги кэша L2 расположены на кристалле, что позволяет ему синхронизироваться с тактовой частотой микропроцессора. Это увеличивает пропускную способность для доступа к тегам кэша, позволяя UltraSPARC легко масштабироваться до более высоких тактовых частот. Часть увеличенной пропускной способности тегов кэша используется трафиком когерентности кэша, который необходим в многопроцессорных системах, в которых предназначен UltraSPARC III. Поскольку максимальная емкость кэша L2 составляет 8 МБ, тегов кэша L2 — 90. Размер КБ.

Внешний интерфейс

Внешний интерфейс состоит из 128-битной шины данных и 43-битной адресной шины, работающей на частоте 150 МГц. Шина данных используется не для доступа к памяти, а к памяти других микропроцессоров и общих устройств ввода-вывода.

Контроллер памяти

UltraSPARC имеет встроенный контроллер памяти и выделенную 128-битную шину, работающую на частоте 150 МГц, для доступа к «локальной» памяти объемом до 4 ГБ. Встроенный контроллер памяти используется для уменьшения задержки и, таким образом, повышения производительности, в отличие от некоторых других микропроцессоров UltraSPARC, которые используют эту функцию для снижения стоимости.

Физический

UltraSPARC III состоял из 16 миллионов транзисторов, 75% из которых содержатся в кэшах и тегах. Первоначально он был изготовлен компанией Texas Instruments по процессу C07a, дополнительному процессу металл-оксид-полупроводник (КМОП) с размером элемента 0,18 мкм и шестью уровнями алюминиевого межсоединения . В 2001 году он был изготовлен по технологии 0,13 мкм с алюминиевыми межсоединениями . Это позволило ему работать на частоте от 750 до 900 МГц. Кристалл упакован с использованием метода контролируемого соединения кристаллов и является первым микропроцессором Sun, использующим этот метод. В отличие от большинства других микропроцессоров, соединенных таким образом, большинство выступов припоя расположены в периферийном кольце, а не распределены по кристаллу. с 1368 площадками Он был упакован в корпус наземной решетки (LGA) .

УльтраСПАРК III Cu

UltraSPARC III Cu под кодовым названием Cheetah+ представляет собой дальнейшее развитие оригинального UltraSPARC III, работавшего на более высоких тактовых частотах от 1002 до 1200 МГц. Размер матрицы составляет 232 мм. ² толщиной 0,13 мкм и был изготовлен по технологии CMOS с 7-слойной медной металлизацией компанией Texas Instruments. Он был упакован в керамический корпус LGA с 1368 контактными площадками.

УльтраСПАРК IIIi

UltraSPARC IIIi под кодовым названием «Jalapeño» является производной от UltraSPARC III для рабочих станций и серверов начального уровня (от одного до четырех процессоров), представленных в 2003 году. Он работает на частоте от 1064 до 1593 МГц, имеет встроенный кэш L2 и встроенный контроллер памяти и способен к четырехсторонней многопроцессорной обработке с бесклеевой системной шиной, оптимизированной для этой функции. Он содержит 87,5 миллионов транзисторов и имеет диаметр 178,5 мм. ² умереть. Он был изготовлен компанией Texas Instruments по семислойной металлической (медной) КМОП-технологии толщиной 0,13 мкм с диэлектриком low-k.

UltraSPARC IIIi имеет унифицированную кэш-память второго уровня объемом 1 МБ, которая работает на половине тактовой частоты микропроцессора. Таким образом, он имеет задержку в шесть циклов и пропускную способность в два цикла. Нагрузка для использования задержки составляет 15 циклов. Хранилище тегов защищено четностью, а данные — ECC. На каждую 64-байтовую строку кэша приходится 36 бит ECC, что позволяет исправлять однобитные ошибки и обнаруживать любые ошибки в пределах четырех битов. Кэш является четырехсторонним наборно-ассоциативным, имеет размер строки 64 байта, физически индексируется и помечается тегами. Он использует 2,76 мкм ² Ячейка SRAM состоит из 63 миллионов транзисторов.

Встроенный контроллер памяти поддерживает от 256 МБ до 16 ГБ памяти DDR-I SDRAM 133 МГц. Доступ к памяти осуществляется через 137-битную шину памяти, из которых 128 бит предназначены для данных и 9 — для ECC. Пиковая пропускная способность шины памяти составляет 4,2 ГБ/с. Микропроцессор был разработан для поддержки четырехпроцессорной многопроцессорной обработки. Jbus используется для подключения до четырех микропроцессоров. Это 128-битная шина, мультиплексированная по адресам и данным, которая работает на половине или трети тактовой частоты микропроцессора.

УльтраСПАРК IIIi+

UltraSPARC IIIi+ под кодовым названием «Serrano» представлял собой дальнейшее развитие UltraSPARC IIIi. Его внедрение было запланировано на вторую половину 2005 года, но в том же году было отменено в пользу UltraSPARC IV+ , UltraSPARC T1 и UltraSPARC T2 . О его отмене не было известно до 31 августа 2006 года. Улучшения заключались в более высоких тактовых частотах в диапазоне 2 ГГц, увеличении (4 МБ) встроенной кэш-памяти L2, поддержке DDR-333 SDRAM и новом 90 -нм техпроцессе.

Преемники

На смену семейству процессоров UltraSPARC III пришла серия UltraSPARC IV .

UltraSPARC IV объединил два ядра UltraSPARC III на одном кристалле кремния и предложил увеличенную тактовую частоту. Корпус процессора был практически идентичным, разница заключалась в один контакт, что упрощало изготовление платы и проектирование системы. Некоторые системы, в которых использовались процессоры UltraSPARC III, могли поддерживать обновления платы ЦП UltraSPARC IV. ^{[ нужна ссылка ]}

Ссылки

Констадинидис, Георгиос К. и др. (2002). «Реализация 64-битного микропроцессора третьего поколения с тактовой частотой 1,1 ГГц». Журнал IEEE твердотельных схем , том 37, номер 11.
Сонг, Питер (27 октября 1997 г.). «UltraSparc-3 нацелен на серверы MP». Отчет микропроцессора .
Вэнс, Эшли (31 августа 2006 г.). «Sun убивает чип UltraSPARC IIIi+ с большой задержкой» . Регистр .
«Процессор UltraSPARC III Cu»

См. также

Пожарный самолет