Сумматор Линг
В электронике сумматор Линга — это особенно быстрый двоичный сумматор, разработанный с использованием уравнений Х. Линга и обычно реализованный в BiCMOS . Сэмюэл Наффцигер из Hewlett-Packard представил инновационный 64-битный сумматор в КМОП 0,5 мкм , основанный на уравнениях Линга на ISSCC 1996. Задержка сумматора Наффцигера составляла менее 1 наносекунды , или 7 FO4 . [1]
Уравнения
[ редактировать ]Сумматор Линга, архитектура Склански, основание счисления-2, 4-битное
[ редактировать ]'--- Step 0 ------------ Warning --------------------------------------- P00 = A0 OR B0 '1dt, Initial only CLA & Ling Propagate (not in PPA) G00 = A0 AND B0 '1dt, Initial CLA & Ling & PPA Generate D00 = A0 XOR B0 '1dt, Only Ling Initial half bit generate (P0 in PPA) P10 = A1 OR B1 '1dt G10 = A1 AND B1 '1dt D10 = A1 XOR B1 '1dt P20 = A2 OR B2 '1dt G20 = A2 AND B2 '1dt D20 = A2 XOR B2 '1dt P30 = A3 OR B3 '1dt G30 = A3 AND B3 '1dt D30 = A3 XOR B3 '1dt '--- Step 1, Ling Propagate and Generate ------ LG01 = G00 '1dt LG11 = G10 OR G00 '2dt LP11 = P10 '1dt, Sklansky architecture LG21 = G20 '1dt, Sklansky architecture LP21 = P20 AND P10 '2dt LG31 = G30 OR G20 '2dt '--- Step 2, Ling PsevdoCarry (H) --------------------------- H0 = LG01 '1dt H1 = LG11 '2dt H2 = LG21 OR (LP11 AND LG11) '4dt TTL, Sklansky architecture ' 1dt 1dt 2dt H3 = LG31 OR (LP21 AND LG11) '4dt TTL ' 2dt 2dt 2dt '--- Sum ----------------------------------------- S0 = (D00 ) '1dt S1 = (D10 AND 1-H0) OR ((D10 XOR P00) AND H0) '4dt TTL S2 = (D20 AND 1-H1) OR ((D20 XOR P10) AND H1) '5dt TTL S3 = (D30 AND 1-H2) OR ((D30 XOR P20) AND H2) '7dt TTL S4 = (( P30) AND H3) '5dt TTL, S4=C4=Cout [2]
Сумматор Линга, архитектура Kogge-Stone, основание счисления-2, 4-битный
[ редактировать ]'--- Step 0 ------------ Warning --------------------------------------- P00 = A0 OR B0 '1dt, Initial only CLA & Ling Propagate (not in PPA) G00 = A0 AND B0 '1dt, Initial CLA & Ling & PPA Generate D00 = A0 XOR B0 '1dt, Only Ling Initial half bit generate (P0 in PPA) P10 = A1 OR B1 '1dt G10 = A1 AND B1 '1dt D10 = A1 XOR B1 '1dt P20 = A2 OR B2 '1dt G20 = A2 AND B2 '1dt D20 = A2 XOR B2 '1dt P30 = A3 OR B3 '1dt G30 = A3 AND B3 '1dt D30 = A3 XOR B3 '1dt '--- Step 1 ---------------------------- LG01 = G00 '1dt, Ling Generate LP11 = P10 AND P00 '2dt, Ling Propagate, Kogge-Stone architecture LG11 = G10 OR G00 '2dt LP21 = P20 AND P10 '2dt LG21 = G20 OR G10 '2dt, Kogge-Stone architecture LG31 = G30 OR G20 '2dt '--- Step 2, Ling PsevdoCarry ---- H0 = LG01 '1dt H1 = LG11 '2dt H2 = LG21 OR (LP11 AND LG01) '4dt TTL, Kogge-Stone architecture ' 2dt 2dt 1dt H3 = LG31 OR (LP21 AND LG11) '4dt TTL ' 2dt 2dt 2dt '--- Sum ----------------------------------------- S0 = (D00 ) '1dt S1 = (D10 AND 1-H0) OR ((D10 XOR P00) AND H0) '4dt TTL S2 = (D20 AND 1-H1) OR ((D20 XOR P10) AND H1) '5dt TTL S3 = (D30 AND 1-H2) OR ((D30 XOR P20) AND H2) '7dt TTL S4 = (( P30) AND H3) '5dt TTL, S4=C4=Cout [3]
Ссылки
[ редактировать ]- ^ Нафцигер, С. (8–10 февраля 1996 г.). «Проект субнаносекундного сумматора 0,5 мкм 64b» (PDF) . Сборник технических статей, Международная конференция IEEE по твердотельным схемам, 1996 г. Сан-Франциско. стр. 362–363. Архивировано из оригинала (PDF) 10 апреля 2006 г.
- ^ http://andserkul.narod.ru/R2LSK4.bas
- ^ http://andserkul.narod.ru/R2LKS4.bas
Внешние ссылки
[ редактировать ]- Х. Линг, « Высокоскоростной двоичный параллельный сумматор », Транзакции IEEE на электронных компьютерах, EC-15, стр. 799-809, октябрь 1966 г.
- Х. Линг, « Высокоскоростной двоичный сумматор », IBM J. Res. Дев., т.25, с. 156-66, 1981.
- Р.В. Доран, « Варианты улучшенного сумматора с упреждающим переносом », IEEE Transactions on Computers, Vol.37, No.9, сентябрь 1988 г.
- NT Quach, MJ Flynn, « Высокоскоростное сложение в CMOS », IEEE Transactions on Computers, Vol.41, No.12, декабрь 1992 г.
- С. Наффцигер, « Высокоскоростное сложение с использованием уравнений Линга и динамической логики КМОП », патент США № 5,719,803, выдан: 17 февраля 1998 г.
- Г. Димитракопулос, Д. Николос, « Высокоскоростные сумматоры VLSI с параллельными префиксами », IEEE Transaction on Computers, Vol.54, No.2, февраль 2005 г.
 | Эта статья, посвященная электронике, незавершена . Вы можете помочь Википедии, расширив ее . |