Последовательный компьютер
Последовательный компьютер — это компьютер с последовательной побитовой архитектурой , то есть внутренне работающий с одним битом или цифрой для каждого тактового цикла . Машины с последовательными основными запоминающими устройствами, такими как акустические или магнитострикционные линии задержки и вращающиеся магнитные устройства, обычно представляли собой последовательные компьютеры.
Последовательные компьютеры требуют гораздо меньше оборудования, чем их побитно-параллельные аналоги. [1] которые используют параллелизм на уровне битов для выполнения большего количества вычислений за такт. Существуют современные варианты последовательного компьютера, доступные в виде программного микропроцессора. [2] который может служить нишевым целям, где основным ограничением является размер ЦП.
Первым компьютером, который не был последовательным и использовал параллельную шину, был Whirlwind в 1951 году.
Последовательный компьютер не обязательно совпадает с компьютером с 1-битной архитектурой , который является подмножеством класса последовательных компьютеров. 1-битные компьютерные инструкции оперируют данными, состоящими из одиночных битов, тогда как последовательный компьютер может работать с данными N -битной ширины, но делает это по одному биту за раз.
Серийные машины [ править ]
- ЭДВАК (1949)
- БИНАК (1949)
- СЭАК (1950)
- УНИВАК I (1951)
- Братья Эллиот Эллиотт 152 [ нужна цитата ] (1954)
- Бендикс G-15 (1956)
- ЛГП-30 (1956 г.) [3]
- Братья Эллиотт Эллиотт 803 (1958)
- ЗЕБРА [ нужна цитата ] (1958)
- Компьютер наведения Д-17Б (1962 г.)
- ПДП-8/С [4] (1966)
- General Electric GE-PAC 4040 Компьютер управления технологическими процессами
- F14 CADC (1970) - все данные передавались последовательно, но внутренне обрабатывались многими битами параллельно. [5]
- Кенбак-1 (1971)
- Датапойнт 2200 (1971 г.) [6]
- НР-35 (1972 г.) [7]
- Последовательно-цифровые HP Saturn калькуляторы [8] от HP-71B (1974 г.) до HP 50g (2006–2015 гг.)
- National Semiconductor SC/MP (1976)
- Ferranti F100-L (1977) — 16-битный , но использует побитно-последовательный арифметико-логический блок.
Массовая параллель [ править ]
Большинство первых машин с массовой параллельной обработкой были построены на основе отдельных последовательных процессоров, в том числе:
- Процессор распределенных массивов ICL (1979)
- Гудиер МПП (1983)
- Соединительная машина СМ-1 (1985)
- Соединительная машина СМ-2 (1987)
- MasPar MP-1 (1990) - 32-битная архитектура, внутренняя обработка по 4 бита за раз. [9]
- VIRAM1 Вычислительная оперативная память (2003 г.)
См. также [ править ]
Ссылки [ править ]
- ^ Уилкс, Морис Винсент (1956). Автоматические цифровые компьютеры . Methuen Publishing Ltd / John Wiley & Sons, Inc. Проверено 6 июня 2012 г.
- ^ Хоу, Ричард Джеймс (2020) [27 июня 2019]. «Последовательный бит: процессор с битовым последовательным интерфейсом, написанный на VHDL, с симулятором, написанным на C». Проект Github: ЦП с последовательным интерфейсом . Архивировано из оригинала 15 июня 2022 г. Проверено 28 июня 2019 г.
- ^ Миллер, Раймонд Э. (1965). Теория коммутации – Том 1: Комбинационные схемы . Том. 1 (второе издание, март 1966 г., 1-е изд.). John Wiley & Sons, Inc., стр. 44–47. LCCN 65-14249 .
- ^ От девятнадцати пятидесяти семи до наших дней (PDF) (6-е изд.). Мейнард, Массачусетс, США: Digital Equipment Corporation . 1978 [1972]. п. 7. Архивировано (PDF) из оригинала 02 марта 2022 г. Проверено 6 февраля 2021 г. (1+viii+87+3 страницы)
- ^ Холт, Рэймонд М. (1971). В этом документе описывается архитектура ЦП и памяти для системы центрального компьютера воздушных данных (CADC), используемой в палубном истребителе Grumman/Navy F14A (PDF) . С. 5, 7. АП1-26-97. Архивировано из оригинала (PDF) 4 ноября 2017 г. Проверено 4 ноября 2017 г.
[…] процессор был разработан для последовательной передачи данных по всей системе. […] Блок параллельного умножителя […] с помощью параллельного алгоритма […]
(26 страниц) - ^ Ширрифф, Кен (май 2015 г.). «Texas Instruments TMX 1795: (почти) первый, забытый микропроцессор» . Архивировано из оригинала 15 июня 2022 г. Проверено 29 мая 2020 г.
Даже работая побитно как последовательный компьютер, Datapoint 2200 работал значительно быстрее, чем чип 8008.
- ^ Уитни, Томас М. (1975). «Часть I. Базовая архитектура компьютера. / Глава 3. Введение в калькуляторы: / 3-5. Примеры систем / Hewlett Packard HP-35». В камне, Гарольд Стюарт (ред.). Введение в архитектуру компьютера . Серия компьютерных наук (1-е изд.). Science Research Associates, Inc. (SRA). стр. 118–135 [123–135]. ISBN 0-574-18405-8 . LCCN 75-14016 . ковчег:/13960/t8pc40t3q. Код заказа 13-4005 . Проверено 29 сентября 2023 г. п. 124:
[…] HP-35 — полностью последовательный компьютер. Сумматор представляет собой последовательный тип BCD […] Последовательная структура означает, что меньшая площадь интегральной схемы должна быть выделена для соединительных линий и функций управления, и возникает интересный компромисс. Побитно-последовательная архитектура по своей сути составляет одну четверть скорости побитно-параллельной последовательно-цифровой структуры […] Но базовая тактовая частота для последовательно-разрядной структуры иногда может быть увеличена, поскольку для более крупных структур может быть выделена дополнительная область. интегрированные устройства, необходимые для большей скорости. В HP-35 время выполнения наиболее сложных функций составляет менее одной секунды, а последовательная архитектура допускает увеличение сложности схемы. […] Инструкции в HP-35 передаются последовательно из активной постоянной памяти в арифметические схемы и схемы управления, а также в другие ПЗУ, если они имеются. […]
- ^ Смит, Эрик Л. «Брухаха» (9 августа 2023 г.). «Проблемы HP-15C CE: 1 ошибка, 2 ограничения, 3 вопроса» . MoHPC — Музей калькуляторов HP . Архивировано из оригинала 10 августа 2023 г. Проверено 24 сентября 2023 г.
- ^ Калвер, Джон (5 сентября 2014 г.). «MasPar: массово-параллельные компьютеры – 32 ядра на кристалле» . Архивировано из оригинала 15 июня 2022 г. Проверено 15 июня 2022 г.
Дальнейшее чтение [ править ]
- Хартли, Ричард И .; Пархи, Кешаб К. (1995). Цифро-последовательное вычисление . Международная серия Kluwer по инженерным наукам и информатике (1-е изд.). Норвелл, Массачусетс, США: Kluwer Academic Publishers . ISBN 0-7923-9573-5 . СЕКС316. (xiv+306 страниц)
- Пархи, Кешаб К. (апрель 1991 г.). «Систематический подход к проектированию архитектур обработки цифро-последовательных сигналов». Транзакции IEEE в схемах и системах . 38 (4): 358–375. дои : 10.1109/31.75394 . (8 страниц)