Передний конец линии

Передний конец линии ( FEOL ) — это первая часть изготовления ИС , где отдельные компоненты ( транзисторы , конденсаторы , резисторы и т. д.) размещаются на полупроводниковой подложке. ^[1] FEOL обычно охватывает все, вплоть до (но не включая) нанесения металлических слоев межсоединений . ^[2]

Шаги

Для процесса КМОП FEOL содержит все этапы изготовления, необходимые для формирования изолированных элементов КМОП: ^[3]^[4]

Выбор типа пластины используемой ; Химико-механическая планаризация (ХМП) и очистка пластины.
Изоляция неглубокой траншеи (STI) (или LOCOS на ранних этапах процесса с размером элемента > 0,25 мкм);
Формирование скважин;
шлюзового модуля; Формирование
истокового и стокового модуля. Формирование

В завершение поверхность обрабатывается для подготовки контактов к последующей металлизации. На этом процесс FEOL завершается, то есть все устройства построены. ^[4]

После этих шагов устройства необходимо соединить электрически в соответствии с сетями для построения электрической цепи. Это делается в конце линии (BEOL) . Таким образом, BEOL является вторым этапом производства ИС, где соединяются отдельные устройства. ^[4]

См. также

Ссылки

^ Карен А. Рейнхардт и Вернер Керн (2008). Справочник по технологии очистки кремниевых пластин (2-е изд.). Уильям Эндрю. п. 202. ИСБН 978-0-8155-1554-8 .
^ «FEOL (передний конец линии: процесс подложки, первая половина обработки пластин) 1. Изоляция | USJC: United Semiconductor Japan Co., Ltd» . USJC: United Semiconductor Japan Co., Ltd. 300 мм в Кувана-Сити, Миэ. Префектура Мы являемся специализированным производителем литейного производства, нашей производственной базой является завод по производству полупроводниковых пластин. Мы предоставляем передовые технологии, такие как сверхнизкое энергопотребление и энергонезависимая память, клиентам по всему миру. (на японском языке) 22 февраля 2019 г. Проверено 27 сентября 2022 г.
^ Рамсундар, Бхарат. «Глубокое погружение в производство микросхем: основы переднего плана (FEOL)» . deepforest.substack.com . Проверено 27 сентября 2022 г.
^ Jump up to: ^а ^б ^с Й. Лиениг, Й. Шейбле (2020). «Глава 2.9.3: FEOL: Создание устройств». Основы топологии электронных схем . Спрингер. стр. 78–82. дои : 10.1007/978-3-030-39284-0 . ISBN 978-3-030-39284-0 . S2CID 215840278 .

Дальнейшее чтение

«CMOS: схемотехника, компоновка и моделирование» Wiley-IEEE, 2010. ISBN 978-0-470-88132-3 . страницы 177–178 (Глава 7.2 Интеграция процесса КМОП); страницы 180–199 (7.2.1 Интеграция с внешним интерфейсом)
«Основы топологии электронных схем» , Линиг, Шайбле, Спрингер, дои : 10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0 , 2020. Глава 2: Технологические ноу-хау: от кремния к устройствам , страницы 78–82 (2.9.3 FEOL: Создание устройств)

[1] Карен А. Рейнхардт и Вернер Керн (2008). Справочник по технологии очистки кремниевых пластин (2-е изд.). Уильям Эндрю. п. 202. ИСБН 978-0-8155-1554-8 .

[2] «FEOL (передний конец линии: процесс подложки, первая половина обработки пластин) 1. Изоляция | USJC: United Semiconductor Japan Co., Ltd» . USJC: United Semiconductor Japan Co., Ltd. 300 мм в Кувана-Сити, Миэ. Префектура Мы являемся специализированным производителем литейного производства, нашей производственной базой является завод по производству полупроводниковых пластин. Мы предоставляем передовые технологии, такие как сверхнизкое энергопотребление и энергонезависимая память, клиентам по всему миру. (на японском языке) 22 февраля 2019 г. Проверено 27 сентября 2022 г.

[3] Рамсундар, Бхарат. «Глубокое погружение в производство микросхем: основы переднего плана (FEOL)» . deepforest.substack.com . Проверено 27 сентября 2022 г.

[Layout_book-4] Jump up to: ^а ^б ^с Й. Лиениг, Й. Шейбле (2020). «Глава 2.9.3: FEOL: Создание устройств». Основы топологии электронных схем . Спрингер. стр. 78–82. дои : 10.1007/978-3-030-39284-0 . ISBN 978-3-030-39284-0 . S2CID 215840278 .

[1]

[2]

[3]

[4]