Сигнетик 8X300
| Общая информация | |
|---|---|
| Запущен | 1976 год |
| Разработано | Научные микросистемы (SMS) |
| Общий производитель |
|
| Производительность | |
| Макс. процессора Тактовая частота | до 8 МГц |
| Ширина данных | 16 инструкций, 8 данных |
| Ширина адреса | 13 инструкций, 1 данные |
| Архитектура и классификация | |
| Количество инструкций | 8 |
| Физические характеристики | |
| Упаковка |
|
| История | |
| Преемник | 8X305 |
8X300 микропроцессор — это , производимый и продаваемый компанией Signetics с 1976 года в качестве второго поставщика для SMS 300 компанией Scientific Micro Systems, Inc. [1] [2] [3] [4] Хотя SMS 300 разработала компания SMS, Signetics была единственным производителем этой линейки продуктов. В 1978 году Signetics приобрела права на серию SMS 300 и переименовала ее в 8X300.
Он был разработан как быстрый микроконтроллер и процессор сигналов и поэтому значительно отличался от обычных логических микропроцессоров NMOS того времени. Возможно, основное отличие заключалось в том, что он был реализован на основе технологии биполярных транзисторов Шоттки и мог выбирать, декодировать и выполнять команду всего за 250 нс. Данные могут быть введены с одного устройства, изменены и выведены на другое устройство в течение одного цикла команд.
В 1982 году Signetics выпустила улучшенную и более быструю версию 8X305. Этот процессор впоследствии стал очень популярным в военных приложениях и был произведен компанией Advanced Micro Devices под названием AM29X305. В конце концов, права на производство были проданы компании Lansdale Semiconductor Inc., которая по состоянию на 2017 год все еще предлагала 8X305. [5] Клон 8Х300 Союзе под обозначением КМ1818ВМ01 Советском . выпускался в [4]
Архитектура
[ редактировать ]Устройство поставлялось в 50-контактном керамическом корпусе DIL и питалось от одной шины питания 5 В. Внешний проходной транзистор необходим для создания встроенного стабилизатора напряжения, который подает напряжение 3 В в выбранные области чипа. Это помогает ограничить общий ток потребления до уровня менее 450 мА.
Требования к тактовой частоте удовлетворяются путем подключения кристалла 8 МГц непосредственно к двум контактам. В качестве альтернативы можно использовать противофазные сигналы от внешнего тактового генератора.
Вторая уникальная особенность — это выделенный 13-битный адрес и 16-битная шина данных для доступа к памяти программ, что позволяет напрямую обращаться к 8192 16-битным программным словам. Это позволяет напрямую подключать память программ ROM/PROM без дополнительного оборудования. Вторая комбинированная 8-битная шина адреса/данных, шина вектора интерфейса (IV), используется для данных и ввода-вывода. Два сигнала управления, WC (команда записи) и SC (команда выбора), определяют состояние шины IV следующим образом:
- SC=1, WC=0: адрес ввода/вывода выводится на шину IV.
- SC=0, WC=1: данные ввода-вывода выводятся на шину IV.
- SC=0, WC=0: входные данные ввода-вывода ожидаются на шине IV.
Еще два сигнала, LB (выбор левого банка) и RB (выбор правого банка), эффективно удваивают адресное пространство шины IV и чаще всего использовались для переключения между оперативной памятью в одном банке и портами ввода-вывода в другом.
Еще одна необычная особенность заключается в том, что вместо выполнения инструкций маски, поворота, сдвига и слияния в арифметико-логическом устройстве (АЛУ), как в большинстве микропроцессоров, 8X300 имеет отдельные блоки маски, поворота, сдвига и слияния. Таким образом, данные можно вращать, маскировать, изменять, сдвигать и объединять (именно в этом порядке) — и все это за один командный цикл.
Набор инструкций
[ редактировать ]Процессор обычно обрабатывает 8-битные байты данных, но блок маски позволяет манипулировать одним или несколькими битами, что делает его процессором с переменной длиной данных. Внутренние данные хранятся в 8-битных регистрах чтения/записи — от R1 до R6, R9 и вспомогательном регистре (R0). Вспомогательный регистр содержит один из операндов, используемых в инструкциях с двумя операндами, таких как ADD или AND, а однобитовый (только для чтения) регистр переполнения (R8) хранит бит переноса из операций ADD. Два виртуальных регистра только для записи IVL (R7) и IVR (R15) используются для размещения адреса на шине IV, а два набора из восьми виртуальных регистров (R16-R23 и R24-R31) используются для передачи данных в или из шины IV. IV автобус. В последнем случае два верхних бита номера регистра выбирают левый или правый банк, а нижние три бита определяют количество мест, на которые данные должны быть повернуты. 8-битный буфер шины IV сохраняет копию последних данных, которые должны быть переданы на шину IV или с нее. Эти данные используются в операциях слияния.
Три старших бита инструкции определяют код операции и делят инструкции на восемь классов:
- Команда MOVE позволяет копировать содержимое выбранных регистров, помещать его на шину IV, читать из шины IV или передавать с шины IV на шину IV.
- Классы ADD, AND и XOR аналогичны, за исключением того, что в этих инструкциях содержимое вспомогательного регистра объединяется с исходным регистром перед выполнением части инструкции MOVE.
- Команда XEC позволяет выполнить выбранную команду по другому локальному адресу и смещению без увеличения счетчика программ.
- Инструкция NZT позволяет реализовать условный переход.
- Инструкция XMIT позволяет поместить 8-битный двоичный шаблон, указанный в инструкции, в указанный регистр или на шину IV. Это похоже на команду немедленной загрузки.
- Инструкция JMP выполняет безусловный переход в любое место памяти программы объемом 8192 слова.
Использование остальных 13 бит инструкции зависит от кода операции:
- Инструкции MOVE, AND, ADD и XOR: 5 битов используются для определения исходного регистра, 3 бита используются для определения любой операции вращения или маски (поле R/L), а оставшиеся 5 битов определяют регистр назначения.
- XEC и NZT: 5 бит используются для определения исходного регистра, остальные 8 бит определяют поле адреса.
- XEC: содержимое исходного регистра сначала добавляется в поле адреса, которое затем используется как младшие 8 бит адреса программы.
- NZT: переход выполняется, если исходный регистр ненулевой. Если переход выполнен, поле адреса используется как младшие 8 бит адреса программы.
- XMIT: 5 бит используются для определения регистра назначения, остальные 8 бит определяют данные.
- JMP: все 13 бит используются как абсолютный адрес в памяти программ.
Сдвиг, поворот, маска и объединение
[ редактировать ]Блоки вращения и маски расположены между банком регистров и АЛУ. Поэтому все данные в принципе можно повернуть и замаскировать перед тем, как они попадут в АЛУ.
- Поворот блока: этот блок будет вращать данные ВПРАВО на количество мест, указанное в коде операции.
- Блок маски: этот блок маскирует (устанавливает на ноль) старшие биты данных, чтобы сохранить количество младших битов, указанное в коде операции.
Блоки сдвига и слияния расположены между АЛУ и шиной IV, поэтому любые данные, отправленные на шину IV, могут быть сдвинуты и объединены перед выводом.
- Единица сдвига: эта единица сместит данные ВЛЕВО на количество мест, указанное в коде операции.
- Модуль слияния: этот модуль объединяет (заменяет) количество битов, указанное кодом операции в буфере шины IV, с данными перед размещением содержимого буфера на шине IV.
Примечание. Если количество объединяемых битов равно нулю, то все 8 бит будут заменены.
В зависимости от источника и назначения возможны следующие комбинации:
- Инструкции MOVE, ADD, AND и XOR:
- регистрация для регистрации (включая регистры IVL и IVR): вращать
- регистрация на шине IV (вывод данных): сдвиг и слияние
- Вход шины IV для регистрации: поворот и маскирование
- Вход IV-шины на выход IV-шины: поворот, маскирование, сдвиг и объединение
- Вход шины IV в регистр IVL или IVR (выход адреса шины IV): поворот и маскирование
- XEC и НЗТ:
- Вход IV-шины: поворот и маскирование
- XMIT
- Вывод данных IV-bus: сдвиг и слияние
ввод/вывод
[ редактировать ]Передача данных на 8X300 и обратно представляет собой двухэтапный процесс:
- Шаг 1: Используя одну из команд MOVE, ADD, AND, XOR или XMT и определяя один из виртуальных регистров IVL (левый берег) или IVR (правый берег) в качестве места назначения, на шину IV выводится адрес вместе с Сигналы Select Command и Bank Select.
Поскольку адрес ввода-вывода выводится отдельно, порты ввода-вывода должны удерживать (фиксировать) выбор. Это можно сделать с помощью отдельных декодеров и защелок адреса или с помощью порта ввода-вывода со встроенным декодированием и фиксацией адреса, например 8X32. Из-за фиксации порты ввода-вывода, однажды адресованные, остаются активными до тех пор, пока не будет выведен другой адрес, и к ним можно обращаться несколько раз без необходимости обращаться к ним повторно. Два порта ввода-вывода (или адреса ОЗУ) могут быть активны одновременно, используя сигналы выбора банка для быстрого переключения между ними без дальнейшей адресации.
- Шаг 2: Данные передаются в или из 8X300 с использованием одной из инструкций MOVE, ADD, AND или XOR и указания одного из регистров R16-R31 в качестве источника и/или назначения. Выбранный регистр определяет, какой сигнал выбора банка сопровождает перевод.
Приложения
[ редактировать ]
В обширном примечании по применению Signetics показала, как использовать 8X300 в качестве контроллера гибких дисков . В пересмотренных указаниях по применению показано использование 8X300 вместе с 8X330. Другие примечания по применению описаны:
- Телетайпный мультиплексор
- Концентратор данных
- Контроллер удаленного терминала
- Эмулятор компьютерной шины ввода-вывода.
- Интерфейс оперативной памяти
Демонстрационная система (содержащаяся в портфеле) и рекомендации по применению показали, что 8X300 используется в контроллере светофора.
Оливетти использовал 8X300, а затем 8X305 в качестве контроллера жесткого диска ST506 в серии персональных компьютеров M20 .
Convergent Technologies использовала 8X300, 8X320 и 8X330 в своем контроллере жесткого диска AWS в 1981 году. [6]
Western Digital использовала 8X300 в своем контроллере жесткого диска WD1000 ST506 и 8X305 в своем контроллере жесткого диска WD1001 ECC. [7]
Поддержка устройств
[ редактировать ]- 8X01: Проверка циклического избыточного кода
- 8X31 / 8T31: 8-битный двунаправленный порт ввода-вывода с фиксацией
- 8X32 / 8X36 / 8X42: 8-битный адресный двунаправленный порт ввода-вывода с фиксацией
- 8T39: Адресный расширитель шины
- 8X41: Асинхронный двунаправленный расширитель и повторитель шины (SABER)
- 8T58: Прозрачный расширитель шины
- 8X320: Массив регистров интерфейса шины
- 8X330: Устройство форматирования/контроллер гибких дисков.
- 8X350: 2048-битное биполярное ОЗУ (256*8), время доступа 35 нс
- SMS360/8X360: Байт вектора интерфейса
- Чип и умереть фотографии
-
Signetics N8X300I — начало 1978 г. -
Сигнетикс N8X300I - 1981 г. -
Плашка Signetics 8X300 -
Плашка Signetics 8X305
Ссылки
[ редактировать ]- ^ Руководство по проектированию 8X300, Signetics Corporation, ноябрь 1980 г., документ DSPG 80-102.
- ^ Быстрый 8-битный биполярный микропроцессор, Дэвид Эдвардс, ELECTRONICS Australia, март 1978 г.
- ^ Signetics / SMS 300 Pact, Microcomputer Digest vol. 2, № 11, май 1976 г.
- ^ Jump up to: а б «История процессоров SMS300 и Signetics 8X300» . CPUShack. 16 ноября 2010 года . Проверено 5 января 2017 г.
- ^ «Микроконтроллер SL8X305» (PDF) . Лансдейл Полупроводник Инк . Проверено 20 июня 2017 г.
- ^ Руководство по аппаратному обеспечению AWS-220, -230, -240 (PDF) . Convergent Technologies, Inc., апрель 1982 г., с. 3-147.
- ^ «Каталог западных цифровых компонентов, 1983 г.» (PDF) . Проверено 9 апреля 2021 г.