Проект Беркли IRAM
Проект Berkeley IRAM представлял собой исследовательский проект 1996–2004 годов на факультете компьютерных наук Калифорнийского университета в Беркли, в котором исследовалась компьютерная архитектура, обеспечиваемая широкой полосой пропускания между памятью и процессором, которая стала возможной, когда оба они разработаны на одной и той же интегральной схеме (чипе). . [1] Поскольку предполагалось, что такой чип будет состоять в основном из оперативной памяти (ОЗУ), а меньшая часть потребуется для центрального процессора (ЦП), исследовательская группа использовала термин «Интеллектуальное ОЗУ» (или IRAM) для описания чип с такой архитектурой. [2] [3] Как и в случае с проектом J-Machine в Массачусетском технологическом институте, основной целью исследования было избежать узкого места фон Неймана , которое возникает, когда соединение между памятью и процессором представляет собой относительно узкую шину памяти между отдельными интегральными схемами.
Теория
[ редактировать ]В условиях сильного конкурентного давления технология, используемая для каждого компонента компьютерной системы (в основном процессора, памяти и автономного хранилища), обычно выбирается так, чтобы минимизировать затраты, необходимые для достижения заданного уровня производительности. Хотя и микропроцессор, и память реализованы в виде интегральных схем, преобладающая технология, используемая для каждого из них, различается; Микропроцессорная технология оптимизирует скорость, а технология памяти оптимизирует плотность. По этой причине интеграция памяти и процессора в одном кристалле (по большей части) ограничивалась статической оперативной памятью (SRAM), которая может быть реализована с использованием схемотехники, оптимизированной для логических характеристик, а не более плотных и более дешевая динамическая память с произвольным доступом (DRAM), которой нет. Однако доступ микропроцессора к внешней памяти требует затрат времени и энергии, что значительно ограничивает производительность процессора. По этой причине была разработана компьютерная архитектура, использующая иерархию систем памяти, в которой статическая память интегрирована с микропроцессором для временного, легкодоступного хранения (или кэша) данных, которые также сохраняются вне кристалла в DRAM. [4] Поскольку встроенная кэш-память является избыточной, ее наличие увеличивает стоимость и мощность. Целью исследовательского проекта IRAM было выяснить, можно ли (в некоторых вычислительных приложениях) достичь лучшего компромисса между стоимостью и производительностью с помощью архитектуры, в которой DRAM интегрирована в кристалл процессора, что устраняет необходимость в избыточный статический кеш-память, хотя использованная технология не была оптимальной для реализации DRAM.
Вклад
[ редактировать ]Хотя справедливо будет сказать, что Berkeley IRAM не добился того признания, которое получил Berkeley RISC , проект IRAM, тем не менее, оказал влияние. Хотя первоначальные предложения IRAM были сосредоточены на компромиссе между ЦП и DRAM, исследования IRAM сосредоточились на векторных наборах команд.Его публикации были первыми сторонниками включения векторной обработки и наборов векторных команд в микропроцессоры, а несколько коммерческих микропроцессоров, таких как Intel Advanced Vector Extensions (AVX), впоследствии приняли расширения набора команд векторной обработки.
Примечания
[ редактировать ]- ^ История проекта. Проверено 30 марта 2011 г.
- ^ Паттерсон и др. (1997) IEEE Micro, 17 (2), с. 34.
- ^ «Интеллектуальное ОЗУ (IRAM)» (PDF) .
- ^ Hennesey & Patterson (2007) Ch. 5
Ссылки
[ редактировать ]- Боуман Н., Кардвелл Н., Козыракис К., Ромер К., Ван Х. (1997). «Оценка существующих архитектур в системах IRAM» Первый семинар по совмещению логики и DRAM, 24-й Международный симпозиум по компьютерной архитектуре
- Хеннесси, Дж. Л. и Паттерсон, Д. А. (2007) Компьютерная архитектура: количественный подход, четвертое издание, Elsevier.
- Козыракис, К.Э., Периссакис, С., Паттерсон, Д., Андерсон, Т., Асанович, К., Кардуэлл, Н., Фромм, Р., Голбус, Дж., Грибстад, Б., Китон, К., Томас , Р., Треухафт, Н., Йелик, К. (1997) «Масштабируемые процессоры в эпоху миллиардов транзисторов: IRAM» Computer 30 (9), стр. 75–78. [1] дои : 10.1109/2.612252 .
- Козыракис, К.; Паттерсон, Д. (1998). «Новое направление исследований компьютерной архитектуры» Компьютер, 31 (11), стр. 24–32. [2] дои : 10.1109/2.730733 .
- Козыракис, К.Э., Паттерсон, Д.А. (2003). «Масштабируемые векторные процессоры для встраиваемых систем» Micro '23 IEEE (6) с. 36. дои : 10.1109/MM.2003.1261385 .
- Паттерсон, Д. (1995). «Микропроцессоры в 2020 году», Век твердотельных устройств: Scientific American представляет, стр. 62–67.
- Паттерсон Д., Андерсон Т., Кардуэлл Н., Фромм Р., Китон К., Козыракис К., Томас Р. и Йелик К. (1997). «Аргументы в пользу интеллектуальной оперативной памяти», IEEE Micro, 17 (2), стр. 34–44. дои : 10.1109/40.592312
- Паттерсон Д., Асанович К., Браун А., Фромм Р., Голбус Дж., Грибстад Б., Китон К., Козыракис К., Мартин Д., Периссакис С., Томас Р., Треухафт Н., Йелик К. (1997). «Интеллектуальное ОЗУ (IRAM): промышленные условия, приложения и архитектуры». Материалы Международной конференции IEEE 1997 г. по компьютерному дизайну: СБИС в компьютерах и процессорах (ICCD '97), стр. 2–7. [3] два : 10.1109/ICCD.1997.628842 .