Моделирование
 | В этой статье есть несколько проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалять эти шаблонные сообщения )
|
Симуляция это информатикой связанный с комплекс моделирования — и эмуляции , обозначающий процесс управления эмуляцией с помощью симулятора.
Моделирование в информатике
[ редактировать ]Цифровое оборудование описывается с использованием языков описания оборудования (HDL), таких как VHDL , Verilog или System Verilog . Эти описания моделируются вместе с испытательным стендом для конкретной проблемы . Первоначальная функциональная проверка большинства IP- проектов выполняется посредством моделирования на уровне передачи регистров (RTL) или уровне шлюза. В методе моделирования, управляемом событиями, код должен обрабатываться процессором последовательно , поскольку обычный компьютер не может обрабатывать реализованное аппаратное обеспечение параллельно. Такой последовательный подход приводит к длительному времени моделирования, особенно в сложных систем на кристалле (SoC) конструкциях .
После моделирования описание RTL должно быть синтезировано для соответствия окончательному аппаратному обеспечению (например, FPGA , ASIC ). Этот шаг приносит много неопределенностей, поскольку реальное оборудование обычно не так идеально, как имитационная модель. Различия между реальным миром и симуляцией являются основной причиной использования эмуляции при проектировании оборудования.
Обычно среда моделирования и эмуляции представляют собой две независимые системы. Симуляция – это симбиоз обоих методов. При моделировании одна часть конструкции аппаратного обеспечения последовательно обрабатывается в программном обеспечении (например, на испытательном стенде), а другая часть эмулируется.
Пример процесса проектирования для моделирования изображен на следующей блок-схеме:
В базе данных хранятся файлы проекта и тестового стенда, а также информация о блоке, будет ли он моделироваться или эмулироваться. В левой части показан обычный путь моделирования, при котором файлы проекта должны быть скомпилированы для симулятора HDL. Правая часть диаграммы состояний отвечает за работу системы эмуляции. Файлы проекта для FPGA должны быть синтезированы для соответствующей целевой технологии. Важным моментом моделирования является связь между системой эмуляции и симулятором HDL. Интерфейс необходим симулятору для работы с подключенным оборудованием.
Преимущества моделирования
[ редактировать ]- Ускорение моделирования. Моделирование огромных проектов с помощью симулятора HDL — утомительная задача. Когда проектировщик переносит части проекта в систему эмуляции и совместно моделирует их с помощью HDL-моделирования, время выполнения моделирования может быть уменьшено.
- Использование реального оборудования на ранних этапах проектирования.
Ссылки
[ редактировать ]- Д. Шойрер и С. Райхор, SEmulation: турбонаддув процесса разработки FPGA . Официальный документ, Корпорация Altera