ARM Кортекс-A72
(Перенаправлено с Cortex-A72 )
| Общая информация | |
|---|---|
| Запущен | 2016 |
| Разработано | АРМ Холдингс |
| Кэш | |
| L1 Кэш | 80 КиБ (48 КиБ I-кэша с контролем четности, 32 КиБ D-кэша с ECC) на ядро |
| Кэш L2 | 512 КиБ или 4 МиБ |
| Кэш L3 | Никто |
| Архитектура и классификация | |
| Технологический узел | 16 нм |
| Набор инструкций | ARMv8-А |
| Физические характеристики | |
| Ядра |
|
| Продукты, модели, варианты | |
| Кодовое название продукта |
|
| История | |
| Предшественник | ARM Кортекс-А57 |
| Преемник | ARM Кортекс-A73 |
ARM Cortex-A72 — это центральный процессор, реализующий ARMv8-A, 64-битный набор команд разработанный центром дизайна ARM Holdings в Остине . Cortex-A72 — это конвейер трехстороннего декодирования внеочередного суперскалярный кода . [1] Он доступен в виде ядра SIP лицензиатам , а его конструкция делает его пригодным для интеграции с другими ядрами SIP (например, графическим процессором , контроллером дисплея , DSP , процессором изображений и т. д.) в одном кристалле, составляющем систему на кристалле (SoC). В 2015 году было объявлено, что Cortex-A72 станет преемником Cortex -A57 и был разработан так, чтобы потреблять на 20% меньше энергии или обеспечивать на 90% большую производительность. [2] [3]
Обзор
[ редактировать ]- Конвейерный процессор с глубоко выведенной из строя . спекулятивной проблемой Трехсторонний суперскалярный конвейер выполнения.
- Расширения DSP и NEON SIMD обязательны для каждого ядра.
- Встроенный модуль вычислений с плавающей запятой VFPv4 (на каждое ядро)
- аппаратной виртуализации Поддержка
- Кодирование набора команд Thumb-2 уменьшает размер 32-битных программ с небольшим влиянием на производительность.
- TrustZone Расширения безопасности
- Программа Trace Macrocell и CoreSight Design Kit для ненавязчивого отслеживания выполнения инструкций
- 32 КиБ данных (2-сторонняя ассоциативная установка) + 48 КиБ инструкций (3-сторонняя ассоциативная установка) Кэш L1 на ядро
- Встроенный контроллер кэша уровня 2 с низкой задержкой (16-канальный набор-ассоциативный), настраиваемый размер от 512 КБ до 4 МБ на кластер
- Полностью ассоциативный буфер преобразования инструкций L1 (TLB) с 48 записями и встроенной поддержкой размеров страниц 4 КиБ, 64 КиБ и 1 МБ.
- Полностью ассоциативный TLB данных L1 на 32 записи со встроенной поддержкой размеров страниц 4 КиБ, 64 КиБ и 1 МБ.
- 4-канальный набор-ассоциативный набор из 1024 унифицированных TLB L2 на ядро, поддерживает попадание под промах
- Сложный алгоритм прогнозирования ветвлений, который значительно повышает производительность и снижает затраты энергии на ошибочные прогнозы и спекуляции.
- Ранняя метка IC – 3-канальный кэш L1 с прямым отображением мощности*
- Региональная маркировка TLB и μBTB
- Оптимизация целевых ветвей с малым смещением
- Подавление избыточного доступа к предиктору ветвления
Чипсы
[ редактировать ]- Broadcom BCM2711 (используется в Raspberry Pi 4 [4] )
- Qualcomm Snapdragon 650, 652 и 653
- NXP i.MX8, Layerscape LS1026A/LS1046A, LS2044A/LS2084A, LS2048A/LS2088A, LX2160A/LX2120A/LX2080A, LS1028A
- Texas Instruments Jacinto 7. Семейство автомобильных и промышленных SoC-процессоров
- Рокчип RK3399
- AWS Гравитация
См. также
[ редактировать ]- ARM Cortex-A57 , предшественник
- ARM Cortex-A73 , преемник
- Сравнение ядер ARMv8-A , семейства ARMv8
Ссылки
[ редактировать ]- ^ Jump up to: а б «Процессор Cortex-A72» . АРМ Холдингс . Проверено 2 февраля 2014 г.
- ^ Фрумусану, Андрей (3 февраля 2015 г.). «ARM анонсирует Cortex-A72, CCI-500 и Mali-T880» . Анандтех . Проверено 29 марта 2017 г.
- ^ Фрумусану, Андрей (23 апреля 2015 г.). «ARM раскрывает детали архитектуры Cortex-A72» . Анандтех . Проверено 29 марта 2017 г.
- ^ «Raspberry Pi 4 уже в продаже по цене от 35 долларов» . Малина Пи . 24 июня 2019 г. Проверено 24 июня 2019 г.